PCB Layout指南

admin @ 2014-03-26 , reply:0

概述
1.一般規則1.1PCB板上預劃分數字、模擬、DAA信號布線區域。1.2數字、模擬元器件及相應走線盡量分開並放置於各自的布線區域內。1.3高速數字信號走線盡量短。1.4敏感模擬信號走線盡量短。1.5合……

1. 一般規則
1.1 PCB板上預劃分數字、模擬、DAA信號布線區域。
1.2 數字、模擬元器件及相應走線盡量分開並放置於各自的布線區域內。
1.3 高速數字信號走線盡量短。
1.4 敏感模擬信號走線盡量短。
1.5 合理分配電源和地。
1.6 DGND、AGND、實地分開。
1.7 電源及臨界信號走線使用寬線。
1.8 數字電路放置於并行匯流排/串列DTE介面附近,DAA電路放置於電話線介面附近。

2. 元器件放置
2.1 在系統電路原理圖中:
a) 劃分數字、模擬、DAA電路及其相關電路;
b) 在各個電路中劃分數字、模擬、混合數字/模擬元器件;
c) 注意各IC晶元電源和信號引腳的定位。
2.2 初步劃分數字、模擬、DAA電路在PCB板上的布線區域(一般比例2/1/1),數字、模擬元器件及其相應走線盡量遠離並限定在各自的布線區域內。
Note:當DAA電路占較大比重時,會有較多控制/狀態信號走線穿越其布線區域,可根據當地規則限定做調整,如元器件間距、高壓抑制、電流限制等。
2.3 初步劃分完畢後,從Connector和Jack開始放置元器件:
a) Connector和Jack周圍留出插件的位置;
b) 元器件周圍留出電源和地走線的空間;
c) Socket周圍留出相應插件的位置。
2.4 首先放置混合型元器件(如Modem器件、A/D、D/A轉換晶元等):
a) 確定元器件放置方向,盡量使數字信號及模擬信號引腳朝向各自布線區域;
b) 將元器件放置在數字和模擬信號布線區域的交界處。
2.5 放置所有的模擬器件:
a) 放置模擬電路元器件,包括DAA電路;
b) 模擬器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信號走線的一面;
c) TXA1、TXA2、RIN、VC、VREF信號走線周圍避免放置高雜訊元器件;
d) 對於串列DTE模塊,DTE EIA/TIA-232-E
系列介面信號的接收/驅動器盡量靠近Connector並遠離高頻時鐘信號走線,以減少/避免每條線上增加的雜訊抑制器件,如阻流圈和電容等。
2.6 放置數字元器件及去耦電容:
a) 數字元器件集中放置以減少走線長度;
b) 在IC的電源/地間放置0.1uF的去耦電容,連接走線盡量短以減小EMI;
c) 對并行匯流排模塊,元器件緊靠
Connector邊緣放置,以符合應用匯流排介面標準,如ISA匯流排走線長度限定在2.5in;
d) 對串列DTE模塊,介面電路靠近Connector;
e) 晶振電路盡量靠近其驅動器件。
2.7 各區域的地線,通常用0 Ohm電阻或bead在一點或多點相連。

3. 信號走線
3.1 Modem信號走線中,易產生雜訊的信號線和易受干擾的信號線盡量遠離,如無法避免時要用中性信號線隔離。
Modem易產生雜訊的信號引腳、中性信號引腳、易受干擾的信號引腳如下表所示:
===============================================================
| Noise Source | neutral | noise
sensitive

-----------+----------------+----------------+-----------------
VDD,GND, AGND | | 31,38,34,37 |

-----------+----------------+----------------+-----------------
Crystal | 52,53 | |

-----------+----------------+----------------+-----------------
Reset | | 35 |

-----------+----------------+----------------+-----------------
Memory BUS| 1-6,9-10,12-13 | |
| 43-50,58-68 | |

-----------+----------------+----------------+-----------------
NVRAM | | 39,42 |

-----------+----------------+----------------+-----------------
Telephone | | 7-8,36,51,54 | 24-25,30,32-33

-----------+----------------+----------------+-----------------
Audio | | | 23,26-29

-----------+----------------+----------------+-----------------
串列DTE | 40-41 | 11,14-22,55-57 |

===============================================================


===============================================================
| Noise Source | neutral | noise
sensitive

-----------+----------------+----------------+-----------------
VDD,GND, AGND | | 31,38,34,37 |

-----------+----------------+----------------+-----------------
Crystal | 52,53 | |

-----------+----------------+----------------+-----------------
Reset | | 35 |

-----------+----------------+----------------+-----------------
Memory BUS| 1-6,9-10,12-13 | |
| 43-50,58-68 | |

-----------+----------------+----------------+-----------------
NVRAM | | 39,42 |

-----------+----------------+----------------+-----------------
Telephone | | 7-8,36,51,54 | 24-25,30,32-33

-----------+----------------+----------------+-----------------
Audio | | | 23,26-29

-----------+----------------+----------------+-----------------
并行匯流排 | 11,14-22,40-41 | |
| 55-57 | |

===============================================================

3.2 數字信號走線盡量放置在數字信號布線區域內;
模擬信號走線盡量放置在模擬信號布線區域內;
(可預先放置隔離走線加以限定,以防走線布出布線區域)
數字信號走線和模擬信號走線垂直以減小交叉耦合。
3.3 使用隔離走線(通常為地)將模擬信號走線限定在模擬信號布線區域。
a) 模擬區隔離地走線環繞模擬信號布線區域布在PCB板兩面,線寬50-100mil;
b) 數字區隔離地走線環繞數字信號布線區域布在PCB板兩面,線寬50-100mil,其中一面PCB板邊應布200mil寬度。
3.4 并行匯流排介面信號走線線寬>10mil(一般為12-15mil),如/HCS、/HRD、/HWT、/RESET。
3.5 模擬信號走線線寬>10mil(一般為12-15mil),如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。
3.6 所有其它信號走線盡量寬,線寬>5mil(一般為 10mil),元器件間走線盡量短(放置器件時應預先考慮)。
3.7 旁路電容到相應IC的走線線寬>25mil,並盡量避免使用過孔。
3.8 通過不同區域的信號線(如典型的低速控制/狀態信號)應在一點(首選)或兩點通過隔離地線。如果走線只位於一面, 隔離地線可走到PCB的另一面以跳過信號走線而保持連續。
3.9 高頻信號走線避免使用90度角彎轉,應使用平滑圓弧或45度角。
3.10 高頻信號走線應減少使用過孔連接。
3.11 所有信號走線遠離晶振電路。
3.12 對高頻信號走線應採用單一連續走線,避免出現從一點延伸出幾段走線的情況。
3.13 DAA電路中,穿孔周圍(所有層面)留出至少60mil的空間。
3.14 清除地線環路,以防意外電流回饋影響電源。

4. 電源
4.1 確定電源連接關係。
4.2 數字信號布線區域中,用10uF電解電容或鉭電容與0.1uF瓷片電容並聯後接在電源/地之間.在PCB板電源入口端和最遠端各放置一處,以防電源尖峰脈衝引發的雜訊干擾。
4.3 對雙面板,在用電電路相同層面中,用兩邊線寬為 200mil的電源走線環繞該電路。(另一面須用數字地做相同處理)
4.4 一般地,先布電源走線,再布信號走線。

5. 地線
5.1 雙面板中,數字和模擬元器件(除DAA)周圍及下方未使用之區域用數字地或模擬地區域填充,各層面同類地區域連接在一起,不同層面同類地區域通過多個過孔相連:Modem DGND引腳接至數字地區域,AGND引腳接至模擬地區域;數字地區域和模擬地區域用一條直的空隙隔開。
5.2 四層板中,使用數字和模擬地區域覆蓋數字和模擬元器件(除DAA);Modem DGND引腳接至數字地區域,AGND引腳接至模擬地區域;數字地區域和模擬地區域用一條直的空隙隔開。
5.3 如設計中須EMI過濾器,應在介面插座端預留一定空間,絕大多數EMI器件(Bead/電容)均可放置在該區域;未使用之區域用地區域填充,如有屏蔽外殼也須與之相連。
5.4 每個功能模塊電源應分開。功能模塊可分為:并行匯流排介面、顯示、數字電路(SRAM、EPROM、Modem)和DAA等,每個功能模塊的電源/地只能在電源/地的源點相連。
5.5 對串列DTE模塊,使用去耦電容減少電源耦合,對電話線也可做相同處理。
5.6 地線通過一點相連,如可能,使用Bead;如抑制EMI需要,允許地線在其它地方相連。
5.7 所有地線走線盡量寬,25-50mil。
5.8 所有IC電源/地間的電容走線盡量短,並不要使用過孔。

6. 晶振電路
6.1 所有連到晶振輸入/輸出端(如XTLI、XTLO)的走線盡量短,以減少雜訊干擾及分佈電容對Crystal的影響。XTLO走線盡量短,且彎轉角度不小於45度。(因XTLO連接至上升時間快,大電流之驅動器)
6.2 雙面板中沒有地線層,晶振電容地線應使用盡量寬的短線連接至器件上

離晶振最近的DGND引腳,且盡量減少過孔。
6.3 如可能,晶振外殼接地。
6.4 在XTLO引腳與晶振/電容節點處接一個100 Ohm電阻。
6.5 晶振電容的地直接連接至 Modem的GND引腳,不要使用地線區域或地線走線來連接電容和Modem的GND引腳。
7. 使用EIA/TIA-232介面的獨立Modem設計
7.1 使用金屬外殼。 如果須用塑料外殼,應在內部貼金屬箔片或噴導電物質以減小EMI。
7.2 各電源線上放置相同模式的Choke。
7.3 元器件放置在一起並緊靠EIA/TIA-232介面的Connector。
7.4 所有EIA/TIA-232器件從電源源點單獨連接電源/地。電源/地的源點應為板上電源輸入端或調壓晶元的輸出端。
7.5 EIA/TIA-232電纜信號地接至數字地。
7.6 以下情況EIA/TIA-232電纜屏蔽不用接至Modem外殼;空接;通過Bead接到數字地;EIA/TIA-232電纜靠近Modem外殼處放置一磁環時直接連到數字地。

8. VC及VREF電路電容走線盡量短,且位於中性區域。
8.1 10uF VC電解電容正極與0.1uF VC電容的連接端通過獨立走線連至Modem的VC引腳(PIN24)。
8.2 10uF VC電解電容負極與0.1uF VC電容的連接端通過Bead後用獨立走線連至Modem的AGND引腳(PIN34)。
8.3 10uF VREF電解電容正極與0.1uF VC電容的連接端通過獨立走線連至Modem的VREF引腳(PIN25)。
8.4 10uF VREF電解電容負極與0.1uF VC電容的連接端通過獨立走線連至Modem的VC引腳(PIN24);注意與8.1走線相獨立。
VREF ------+--------+
┿ 10u ┿ 0.1u
VC ------+--------+
┿ 10u ┿ 0.1u
+--------+-----~~~~~---+ AGND
使用之Bead應滿足:
100MHz時,阻抗=70W;;
額定電流=200mA;;
最大電阻=0.5W。

9. 電話和Handset介面
9.1 Tip和Ring線介面處放置Choke。
9.2 電話線的去耦方法與電源去耦類似,使用增加電感組合體、Choke、電容等方法。但電話線的去耦比電源去耦更困難也更值得注意, 一般做法是預留這些器件的位置,以便性能/EMI測試認證時調整。
9.3 Tip和Ring線到數字地間放置耐壓高的濾波電容(0.001uF/1KV)。




[admin via 研發互助社區 ] PCB Layout指南已經有3654次圍觀

http://cocdig.com/docs/show-post-44585.html