歡迎您光臨本站 登入註冊首頁

高速PCB設計指南(五)

admin @ 2014-03-26 , reply:0

概述

 第一篇 DSP系統的降噪技術    隨著高速DSP(數字信號處理器)和外設的出現,新產品設計人員面臨著電磁干擾(EMI)日益嚴重的威脅。早……

 第一篇  DSP系統的降噪技術

     隨著高速DSP(數字信號處理器)和外設的出現,新產品設計人員面臨著電磁干擾(EMI)日益嚴重的威脅。早期,把發射和干擾問題稱之為EMI或 RFI(射頻干擾)。現在用更確定的詞“干擾兼容性”替代。電磁兼容性(EMC)包含系統的發射和敏感度兩方面的問題。假若干擾不能完全消除,但也要使干擾減少到最小。如果一個DSP系統符合下面三個條件,則該系統是電磁兼容的。
1. 對其它系統不產生干擾。
2. 對其它系統的發射不敏感。
3. 對系統本身不產生干擾。


干擾定義
    當干擾的能量使接收器處在不希望的狀態時引起干擾。干擾的產生不是直接的(通過導體、公共阻抗耦合等)就是間接的(通過串擾或輻射耦合)。電磁干擾的產生是通過導體和通過輻射。很多電磁發射源,如光照、繼電器、DC電機和日光燈都可引起干擾。AC電源線、互連電纜、金屬電纜和子系統的內部電路也都可能產生輻射或接收到不希望的信號。在高速數字電路中,時鐘電路通常是寬頻雜訊的最大產生源。在快速DSP中,這些電路可產生高達300MHz的諧波失真,在系統中應該把它們去掉。在數字電路中,最容易受影響的是複位線、中斷線和控制線。


傳導性EMI
    一種最明顯而往往被忽略的能引起電路中雜訊的路徑是經過導體。一條穿過雜訊環境的導線可檢拾雜訊並把雜訊送到另外電路引起干擾。設計人員必須避免導線撿拾雜訊和在雜訊產生引起干擾前,用去耦辦法除去雜訊。最普通的例子是雜訊通過電源線進入電路。若電源本身或連接到電源的其它電路是干擾源,則在電源線進入電路之前必須對其去耦。

 

共阻抗耦合
    當來自兩個不同電路的電流流經一個公共阻抗時就會產生共阻抗耦合。阻抗上的壓降由兩個電路決定。來自兩個電路的地電流流經共地阻抗。電路1的地電位被地電流2調製。雜訊信號或DC補償經共地阻抗從電路2耦合到電路1。


輻射耦合
經輻射的耦合通稱串擾,串擾發生在電流流經導體時產生電磁場,而電磁場在鄰近的導體中感應瞬態電流。


輻射發射
    輻射發射有兩種基本類型:差分模式(DM)和共模(CM)。共模輻射或單極天線輻射是由無意的壓降引起的,它使電路中所有地連接抬高到系統地電位之上。就電場大小而言,CM輻射是比DM輻射更為嚴重的問題。為使CM輻射最小,必須用切合實際的設計使共模電流降到零。


影響EMC的因數
電壓——電源電壓越高,意味著電壓振幅越大而發射就更多,而低電源電壓影響敏感度。
頻率——高頻產生更多的發射,周期性信號產生更多的發射。在高頻數字系統中,當器件開關時產生電流尖峰信號;在模擬系統中,當負載電流變化時產生電流尖峰信號。
接地——對於電路設計沒有比可靠和完美的電源系統更重要的事情。在所有EMC問題中,主要問題是不適當的接地引起的。有三種信號接地方法:單點、多點和混合。在頻率低於1MHz時可採用單點接地方法,但不適於高頻。在高頻應用中,最好採用多點接地。混合接地是低頻用單點接地而高頻用多點接地的方法。地線布局是關鍵的。高頻數字電路和低電平模擬電路的地迴路絕對不能混合。
PCB設計——適當的印刷電路板(PCB)布線對防止EMI是至關重要的。
電源去耦——當器件開關時,在電源線上會產生瞬態電流,必須衰減和濾掉這些瞬態電流來自高di/dt源的瞬態電流導致地和線跡“發射”電壓。高di/dt產生大範圍高頻電流,激勵部件和纜線輻射。流經導線的電流變化和電感會導致壓降,減小電感或電流隨時間的變化可使該壓降最小。


降低雜訊的技術
防止干擾有三種方法:
1. 抑制源發射。
2. 使耦合通路儘可能地無效。
3. 使接收器對發射的敏感度盡量小。


下面介紹板級降噪技術。板級降噪技術包括板結構、線路安排和濾波。
板結構降噪技術包括:
* 採用地和電源平板
* 平板面積要大,以便為電源去耦提供低阻抗
* 使表面導體最少
* 採用窄線條(4到8密耳)以增加高頻阻尼和降低電容耦合
* 分開數字、模擬、接收器、發送器地/電源線
* 根據頻率和類型分隔PCB上的電路
* 不要切痕PCB,切痕附近的線跡可能導致不希望的環路
* 採用多層板密封電源和地板層之間的線跡
* 避免大的開環板層結構
* PCB聯接器接機殼地,這為防止電路邊界處的輻射提供屏蔽
* 採用多點接地使高頻地阻抗低
* 保持地引腳短於波長的1/20,以防止輻射和保證低阻抗線路安排降噪技術包括用45。而不是90。線跡轉向,90。轉向會增加電容並導致傳輸線特性阻抗變化
* 保持相鄰激勵線跡之間的間距大於線跡的寬度以使串擾最小
* 時鐘信號環路面積應盡量小
* 高速線路和時鐘信號線要短和直接連接
* 敏感的線跡不要與傳輸高電流快速開關轉換信號的線跡并行
* 不要有浮空數字輸入,以防止不必要的開關轉換和雜訊產生
* 避免在晶振和其它固有雜訊電路下面有供電線跡
* 相應的電源、地、信號和迴路線跡要平行以消除雜訊
* 保持時鐘線、匯流排和片使能與輸入/輸出線和連接器分隔
* 路線時鐘信號正交I/O信號
* 為使串擾最小,線跡用直角交叉和散置地線
* 保護關鍵線跡(用4密耳到8密耳線跡以使電感最小,路線緊靠地板層,板層之間夾層結構,保護夾層的每一邊都有地)


濾波技術包括:
* 對電源線和所有進入PCB的信號進行濾波
* 在IC的每一個點原引腳用高頻低電感陶瓷電容(14MHz用0.1UF,超過15MHz用0.01UF)進行去耦
* 旁路模擬電路的所有電源供電和基準電壓引腳
* 旁路快速開關器件
* 在器件引線處對電源/地去耦
* 用多級濾波來衰減多頻段電源雜訊


其它降噪設計技術有:
* 把晶振安裝嵌入到板上並接地
* 在適當的地方加屏蔽
* 用串聯終端使諧振和傳輸反射最小,負載和線之間的阻抗失配會導致信號部分反射,反射包括瞬時擾動和過沖,這會產生很大的EMI
* 安排鄰近地線緊靠信號線以便更有效地阻止出現電場
* 把去耦線驅動器和接收器適當地放置在緊靠實際的I/O介面處,這可降低到PCB其它電路的耦合,並使輻射和敏感度降低
* 對有干擾的引線進行屏蔽和絞在一起以消除PCB上的相互耦合
* 在感性負載上用箝位二極體
EMC是DSP系統設計所要考慮的重要問題,應採用適當的降噪技術使DSP系統符合EMC要求

第二篇   PowerPCB在印製電路板設計中的應用技術

作者 :中國船舶工業總公司第七0七研究所 谷健
          印製電路板(PCB)是電子產品中電路元件和器件的支撐件。它提供電路元件和器件之間的電氣連接。隨著電子技術的飛速發展,PCB的密度越來越高。PCB 設計的好壞對抗干擾能力影響很大。實踐證明,即使電路原理圖設計正確,印製電路板設計不當,也會對電子產品的可靠性產生不利影響。例如,如果印製板兩條細平行線靠得很近,則會形成信號波形的延遲,在傳輸線的終端形成反射雜訊。因此,在設計印製電路板的時候,應注意採用正確的方法,遵守PCB設計的一般原則,並應符合抗干擾設計的要求。
    一、 PCB設計的一般原則
    要使電子電路獲得最佳性能,元器件的布局及導線的布設是很重要的。為了設計質量好、造價低的PCB,應遵循以下的一般性原則:
    1.布局
    首先,要考慮PCB尺寸大小。PCB尺寸過大時,印製線條長,阻抗增加,抗雜訊能力下降,成本也增加;過小,則散熱不好,且鄰近線條易受干擾。在確定PCB尺寸后,再確定特殊元件的位置。最後,根據電路的功能單元,對電路的全部元器件進行布局。
    在確定特殊元件的位置時要遵守以下原則:
    (1)儘可能縮短高頻元器件之間的連線,設法減少它們的分佈參數和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近,輸入和輸出元件應盡量遠離。
    (2)某些元器件或導線之間可能有較高的電位差,應加大它們之間的距離,以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試時手不易觸及的地方。
    (3)重量超過15g的元器件,應當用支架加以固定,然後焊接。那些又大又重、發熱量多的元器件,不宜裝在印製板上,而應裝在整機的機箱底板上,且應考慮散熱問題。熱敏元件應遠離發熱元件。
    (4)對於電位器、可調電感線圈、可變電容器、微動開關等可調元件的布局應考慮整機的結構要求。若是機內調節,應放在印製板上方便調節的地方;若是機外調節,其位置要與調節旋鈕在機箱面板上的位置相適應。
    (5)應留出印製板定位孔及固定支架所佔用的位置。


    根據電路的功能單元。對電路的全部元器件進行布局時,要符合以下原則:
    (1)按照電路的流程安排各個功能電路單元的位置,使布局便於信號流通,並使信號儘可能保持一致的方向。
    (2)以每個功能電路的核心元件為中心,圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在PCB上。盡量減少和縮短各元器件之間的引線和連接。
    (3)在高頻下工作的電路,要考慮元器件之間的分佈參數。一般電路應儘可能使元器件平行排列。這樣,不但美觀,而且裝焊容易,易於批量生產。
    (4)位於電路板邊緣的元器件,離電路板邊緣一般不小於2mm。電路板的最佳形狀為矩形。長寬雙為3:2或4:3。電路板面尺寸大於200×150mm時,應考慮電路板所受的機械強度。


    2.布線
    布線的原則如下:
    (1)輸入輸出端用的導線應盡量避免相鄰平行。最好加線間地線,以免發生反饋藕合。
    (2)印製板導線的最小寬度主要由導線與絕緣基板間的粘附強度和流過它們的電流值決定。當銅箔厚度為0.5mm、寬度為1~15mm時,通過2A的電流,溫度不會高於3℃。因此,導線寬度為1.5mm可滿足要求。對於集成電路,尤其是數字電路,通常選0.02~0.3mm導線寬度。當然,只要允許,還是儘可能用寬線,尤其是電源線和地線。導線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對於集成電路,尤其是數字電路,只要工藝允許,可使間距小於5~8mil。
    (3)印製導線拐彎處一般取圓弧形,而直角或夾角在高頻電路中會影響電氣性能。此外,盡量避免使用大面積銅箔,否則,長時間受熱時,易發生銅箔膨脹和脫落現象。必須用大面積銅箔時,最好用柵格狀。這樣有利於排除銅箔與基板間粘合劑受熱產生的揮發性氣體。
    3.焊盤
焊盤中心孔要比器件引線直徑稍大一些。焊盤太大易形成虛焊。焊盤外徑D一般不小於(d+1.2)mm,其中d為引線孔徑。對高密度的數字電路,焊盤最小直徑可取(d+1.0)mm。


    二、 PCB及電路抗干擾措施
    印製電路板的抗干擾設計與具體電路有著密切的關係,這裡僅就PCB抗干擾設計的幾項常用措施做一些說明。
    1.電源線設計
    根據印製線路板電流的大小,盡量加粗電源線寬度,減少環路電阻。同時,使電源線、地線的走向和數據傳遞的方向一致,這樣有助於增強抗雜訊能力。
    2.地線設計
    在電子產品設計中,接地是控制干擾的重要方法。如能將接地和屏蔽正確結合起來使用,可解決大部分干擾問題。電子產品中地線結構大致有系統地、機殼地(屏蔽地)、數字地(邏輯地)和模擬地等。在地線設計中應注意以下幾點:
    (1)正確選擇單點接地與多點接地
     在低頻電路中,信號的工作頻率小於1MHz,它的布線和器件間的電感影響較小,而接地電路形成的環流對干擾影響較大,因而應採用一點接地的方式。當信號工作頻率大於10MHz時,地線阻抗變得很大,此時應盡量降低地線阻抗,應採用就近多點接地。當工作頻率在1~10MHz時,如果採用一點接地,其地線長度不應超過波長的1/20,否則應採用多點接地法。
    (2)數字地與模擬地分開。
    電路板上既有高速邏輯電路,又有線性電路,應使它們盡量分開,而兩者的地線不要相混,分別與電源端地線相連。低頻電路的地應盡量採用單點並聯接地,實際布線有困難時可部分串聯后再並聯接地。高頻電路宜採用多點串聯接地,地線應短而粗,高頻元件周圍盡量用柵格狀大面積地箔。要盡量加大線性電路的接地面積。
    (3)接地線應盡量加粗。
    若接地線用很細的線條,則接地電位則隨電流的變化而變化,致使電子產品的定時信號電平不穩,抗雜訊性能降低。因此應將接地線盡量加粗,使它能通過三倍於印製電路板的允許電流。如有可能,接地線的寬度應大於3mm。
    (4)接地線構成閉環路。
     設計只由數字電路組成的印製電路板的地線系統時,將接地線做成閉路可以明顯地提高抗雜訊能力。其原因在於:印製電路板上有很多集成電路元件,尤其遇有耗電多的元件時,因受接地線粗細的限制,會在地線上產生較大的電位差,引起抗噪能力下降,若將接地線構成環路,則會縮小電位差值,提高電子設備的抗雜訊能力。
    3.退藕電容配置
    PCB設計的常規做法之一是在印製板的各個關鍵部位配置適當的退藕電容。退藕電容的一般配置原則是:
    (1)電源輸入端跨接10~100uf的電解電容器。如有可能,接100uF以上的更好。
    (2)原則上每個集成電路晶元都應布置一個0.01pF的瓷片電容,如遇印製板空隙不夠,可每4~8個晶元布置一個1~10pF的鉭電容。
    (3)對於抗噪能力弱、關斷時電源變化大的器件,如RAM、ROM存儲器件,應在晶元的電源線和地線之間直接接入退藕電容。
    (4)電容引線不能太長,尤其是高頻旁路電容不能有引線。
    此外,還應注意以下兩點:
    (1)在印製板中有接觸器、繼電器、按鈕等元件時,操作它們時均會產生較大火花放電,必須採用RC電路來吸收放電電流。一般R取1~2K,C取2.2~47uF。
    (2)CMOS的輸入阻抗很高,且易受感應,因此在使用時對不用端要接地或接正電源。


    三、 PowerPCB簡介
    PowerPCB是美國Innoveda公司軟體產品。
    PowerPCB 能夠使用戶完成高質量的設計,生動地體現了電子設計工業界各方面的內容。其約束驅動的設計方法可以減少產品完成時間。你可以對每一個信號定義安全間距、布線規則以及高速電路的設計規則,並將這些規劃層次化的應用到板上、每一層上、每一類網路上、每一個網路上、每一組網路上、每一個管腳對上,以確保布局布線設計的正確性。它包括了豐富多樣的功能,包括簇布局工具、動態布線編輯、動態電性能檢查、自動尺寸標註和強大的CAM輸出能力。它還有集成第三方軟體工具的能力,如SPECCTRA布線器。


    四、 PowerPCB使用技巧
    PowerPCB 目前已在我所推廣使用,它的基本使用技術已有培訓教材進行了詳細的講解,而對於我所廣大電子應用工程師來說,其問題在於已經熟練掌握了TANGO之類的布線工具之後,如何轉到PowerPCB的應用上來。所以,本文就此類應用和培訓教材上沒有講到,而我們應用較多的一些技術技巧作了論述。
    1.輸入的規範問題
     對於大多數使用過TANGO的人來說,剛開始使用PowerPCB的時候,可能會覺得PowerPCB的限制太多。因為PowerPCB對原理圖輸入和原理圖到PCB的規則傳輸上是以保證其正確性為前提的。所以,它的原理圖中沒有能夠將一根電氣連線斷開的功能,也不能隨意將一根電氣連線在某個位置停止,它要保證每一根電氣連線都要有起始管腳和終止管腳,或是接在軟體提供的連接器上,以供不同頁面間的信息傳輸。這是它防止錯誤發生的一種手段,其實,也是我們應該遵守的一種規範化的原理圖輸入方式。
    在PowerPCB設計中,凡是與原理圖網表不一致的改動都要到ECO方式下進行,但它給用戶提供了OLE鏈接,可以將原理圖中的修改傳到PCB中,也可以將PCB中的修改傳回原理圖。這樣,既防止了由於疏忽引起的錯誤,又給真正需要進行修改提供了方便。但是,要注意的是,進入ECO方式時要選擇“寫ECO文件”選項,而只有退出ECO方式,才會進行寫ECO文件操作。
    2.電源層和地層的選擇
    PowerPCB 中對電源層和地層的設置有兩種選擇,CAM Plane和Split/Mixed。Split/Mixed主要用於多個電源或地共用一個層的情況,但只有一個電源和地時也可以用。它的主要優點是輸出時的圖和光繪的一致,便於檢查。而CAM Plane用於單個的電源或地,這種方式是負片輸出,要注意輸出時需加上第25層。第25層包含了地電信息,主要指電層的焊盤要比正常的焊盤大20mil 左右的安全距離,保證金屬化過孔之後,不會有信號與地電相連。這就需要每個焊盤都包含有第25層的信息。而我們自己建庫時往往會忽略這個問題,造成使用 Split/Mixed選項。
    3.推擠還是不推擠
    PowerPCB提供了一個很好用的功能就是自動推擠。當我們手動布線時,印製板在我們的完全控制之下,打開自動推擠的功能,會感到非常的方便。但是如果在你完成了預布線之後,要自動布線時,最好將預布好的線固定住,否則自動布線時,軟體會認為此線段可移動,而將你的工作完全推翻,造成不必要的損失。
    4.定位孔的添加
    我們的印製板往往需要加一些安裝定位孔,但是對於PowerPCB來說,這就屬於與原理圖不一樣的器件擺放,需要在ECO方式下進行。但如果在最後的檢查中,軟體因此而給出我們許多的錯誤,就不大方便了。這種情況可以將定位孔器件設為非ECO註冊的即可。
    在編輯器件窗口下,選中“編輯電氣特性”按鈕,在該窗口中,選中“普通”項,不選中“ECO註冊”項。這樣在檢查時,PowerPCB不會認為這個器件是需要與網表比較的,不會出現不該有的錯誤。
    5.添加新的電源封裝
    由於我們的國際與美國軟體公司的標準不太一致,所以我們盡量配備了國際庫供大家使用。但是電源和地的新符號,必須在軟體自帶的庫中添加,否則它不會認為你建的符號是電源。
     所以當我們要建一個符合國標的電源符號時,需要先打開現有的電源符號組,選擇“編輯電氣連接”按鈕,點按“添加”按鈕,輸入你新建的符號的名字等信息。然後,再選中“編輯門封裝”按鈕,選中你剛剛建立的符號名,繪製出你需要的形狀,退出繪圖狀態,保存。這個新的符號就可以在原理圖中調出了。
    6.空腳的設置
     我們用的器件中,有的管腳本身就是空腳,標誌為NC。當我們建庫的時候,就要注意,否則標誌為NC的管腳會連在一起。這是由於你在建庫時將NC管腳建在了 “SINGAL_PINS”中,而PowerPCB認為“SINGAL_PINS”中的管腳是隱含的預設管腳,是有用的管腳,如VCC和GND。所以,如果的NC管腳,必須將它們從“SINGAL_PINS”中刪除掉,或者說,你根本無需理睬它,不用作任何特殊的定義。
    7.三極體的管腳對照
    三極體的封裝變化很多,當自己建三極體的庫時,我們往往會發現原理圖的網表傳到PCB中后,與自己希望的連接不一致。這個問題主要還是出在建庫上。
    由於三極體的管腳往往用E,B,C來標誌,所以在創建自己的三極體庫時,要在“編輯電氣連接”窗口中選中“包括文字數字管腳”複選框,這時,“文字數字管腳”標籤被點亮,進入該標籤,將三極體的相應管腳改為字母。這樣,與PCB封裝對應連線時會感到比較便於識別。
    8.表面貼器件的預處理
     現在,由於小型化的需求,表面貼器件得到越來越多的應用。在布圖過程中,表面貼器件的處理很重要,尤其是在布多層板的時候。因為,表面貼器件只在一層上有電氣連接,不象雙列直插器件在板子上的放置是通孔,所以,當別的層需要與表面器件相連時就要從表面貼器件的管腳上拉出一條短線,打孔,再與其它器件連接,這就是所謂的扇入(FAN-IN),扇出(FAN-OUT)操作。
    如果需要的話,我們應該首先對錶面貼器件進行扇入,扇出操作,然後再進行布線,這是因為如果我們只是在自動布線的設置文件中選擇了要作扇入,扇出操作,軟體會在布線的過程中進行這項操作,這時,拉出的線就會曲曲折折,而且比較長。所以,我們可以在布局完成後,先進入自動布線器,在設置文件中只選擇扇入,扇出操作,不選擇其它布線選項,這樣從表面貼器件拉出來的線比較短,也比較整齊。
    9.將板圖加入AUTOCAD
    有時我們需要將印製板圖加入到結構圖中,這時可以通過轉換工具將PCB文件轉換成 AUTOCAD能夠識別的格式。在PCB繪圖框中,選中“文件”菜單中的“輸出”菜單項,在彈出的文件輸出窗口中將保存類型設為DXF文件,再保存。你就可以AUTOCAD中打開個這圖了。
    當然,PADS中有自動標註功能,可以對畫好的印製板進行尺寸標註,自動顯示出板框或定位孔的位置。要注意的是,標註結果在Drill-Drawing層要想在其它的輸出圖上加上標註,需要在輸出時,特別加上這一層才行。
    10. PowerPCB與ViewDraw的介面
    用ViewDraw的原理圖,可以產生PowerPCB的表,而PowerPCB讀入網表后,一樣可以進行自動布線等功能,而且,PowerPCB中有鏈接工具,可以與VIEWDRAW的原理圖動態鏈接、修改,保持電氣連接的一致性。
     但是,由於軟體修改升級的版本的差別,有時兩個軟體對器件名稱的定義不一致,會造成網表傳輸錯誤。要避免這種錯誤的發生,最好專門建一個存放 ViewDraw與PowerPCB對應器件的庫,當然這只是針對於一部分不匹配的器件來說的。可以用PowerPCB中的拷貝功能,很方便地將已存在的 PowerPCB中的其它庫里的元件封裝拷貝到這個庫中,存成與VIEWDRAW中相對應的名字。
    11.生成光繪文件
    以前,我們做印製板時都是將印製板圖拷在軟盤上,直接給製版廠。這種做法保密性差,而且很煩瑣,需要給製版廠另寫很詳細的說明文件。現在,我們用 PowerPCB直接生產光繪文件給廠家就可以了。從光繪文件的名字上就可以看出這是第幾層的走線,是絲印還是阻焊,十分方便,又安全。
    轉光繪文件步驟:
    A.在PowerPCB的CAM輸出窗口的DEVICE SETUP中將APERTURE改為999。
    B.轉走線層時,將文檔類型選為ROUTING,然後在LAYER中選擇板框和你需要放在這一層上的東西。不注意的是,轉走線時要將LINE,TEXT去掉(除非你要在線路上做銅字)。
    C.轉阻焊時,將文檔類型選為SOLD_MASK,在頂層阻焊中要將過孔選中。
    D.轉絲印時,將文檔類型選為SILK SCREEN,其餘參照步驟B和C。
    E.轉鑽孔數據時,將文檔類型選為NC DRILL,直接轉換。
    注意,轉光繪文件時要先預覽一下,預覽中的圖形就是你要的光繪輸出的圖形,所以要看仔細,以防出錯。
     有了對印製板設計的經驗,如PowerPCB的強大功能,畫複雜印製板已不是令人煩心的事情了。值得高興的是,我們現在已經有了將TANGO的PCB轉換成PowerPCB的工具,熟悉TANGO的廣大科技人員可以更加方便的加入到PowerPCB繪圖的行列中來,更加方便快捷地繪製出滿意的印製板

第三篇   PCB互連設計過程中最大程度降低RF效應的基本方法

      電路板系統的互連包括:晶元到電路板、PCB板內互連以及PCB與外部器件之間的三類互連。在RF設計中,互連點處的電磁特性是工程設計面臨的主要問題之一,本文介紹上述三類互連設計的各種技巧,內容涉及器件安裝方法、布線的隔離以及減少引線電感的措施等等。

   目前有跡象表明,印刷電路板設計的頻率越來越高。隨著數據速率的不斷增長,數據傳送所要求的帶寬也促使信號頻率上限達到1GHz,甚至更高。這種高頻信號技術雖然遠遠超出毫米波技術範圍(30GHz),但的確也涉及RF和低端微波技術。
    RF工程設計方法必須能夠處理在較高頻段處通常會產生的較強電磁場效應。這些電磁場能在相鄰信號線或PCB線上感生信號,導致令人討厭的串擾(干擾及總雜訊),並且會損害系統性能。回損主要是由阻抗失配造成,對信號產生的影響如加性雜訊和干擾產生的影響一樣。
    高回損有兩種負面效應:1. 信號反射回信號源會增加系統雜訊,使接收機更加難以將雜訊和信號區分開來;2. 任何反射信號基本上都會使信號質量降低,因為輸入信號的形狀出現了變化。
     儘管由於數字系統只處理1和0信號並具有非常好的容錯性,但是高速脈衝上升時產生的諧波會導致頻率越高信號越弱。儘管前向糾錯技術可以消除一些負面效應,但是系統的部分帶寬用於傳輸冗餘數據,從而導致系統性能的降低。一個較好的解決方案是讓RF效應有助於而非有損於信號的完整性。建議數字系統最高頻率處 (通常是較差數據點)的回損總值為-25dB,相當於VSWR為1.1。
     PCB設計的目標是更小、更快和成本更低。對於RF PCB而言,高速信號有時會限制PCB設計的小型化。目前,解決串擾問題的主要方法是進行接地層管理,在布線之間進行間隔和降低引線電感(stud capacitance)。降低回損的主要方法是進行阻抗匹配。此方法包括對絕緣材料的有效管理以及對有源信號線和地線進行隔離,尤其在狀態發生跳變的信號線和地之間更要進行間隔。
     由於互連點是電路鏈上最為薄弱的環節,在RF設計中,互連點處的電磁性質是工程設計面臨的主要問題,要考察每個互連點並解決存在的問題。電路板系統的互連包括晶元到電路板、PCB板內互連以及PCB與外部裝置之間信號輸入/輸出等三類互連。

一、晶元到PCB板間的互連
     Pentium IV以及包含大量輸入/輸出互連點的高速晶元已經面世。就晶元本身而言,其性能可靠,並且處理速率已經能夠達到1GHz。在最近GHz互連研討會 (www.az.ww .com)上,最令人激動之處在於:處理I/O數量和頻率不斷增長問題的方法已經廣為人知。晶元與PCB互連的最主要問題是互連密度太高會導致PCB材料的基本結構成為限制互連密度增長的因素。會議上提出了一個創新的解決方案,即採用晶元內部的本地無線發射器將數據傳送到鄰近的電路板上。
     無論此方案是否有效,與會人員都非常清楚:就高頻應用而言,IC設計技術已遠遠領先於PCB設計技術。

二、PCB板內互連
  進行高頻PCB設計的技巧和方法如下:
1. 傳輸線拐角要採用45°角,以降低回損(圖1);
2. 要採用絕緣常數值按層次嚴格受控的高性能絕緣電路板。這種方法有利於對絕緣材料與鄰近布線之間的電磁場進行有效管理。
3. 要完善有關高精度蝕刻的PCB設計規範。要考慮規定線寬總誤差為+/-0.0007英寸、對布線形狀的下切(undercut)和橫斷面進行管理並指定布線側壁電鍍條件。對布線(導線)幾何形狀和塗層表面進行總體管理,對解決與微波頻率相關的趨膚效應問題及實現這些規範相當重要。
4. 突出引線存在抽頭電感,要避免使用有引線的組件。高頻環境下,最好使用表面安裝組件。
5. 對信號過孔而言,要避免在敏感板上使用過孔加工(pth)工藝,因為該工藝會導致過孔處產生引線電感。如一個20層板上的一個過孔用於連接1至3層時,引線電感可影響4到19層。
6. 要提供豐富的接地層。要採用模壓孔將這些接地層連接起來防止3維電磁場對電路板的影響。
7. 要選擇非電解鍍鎳或浸鍍金工藝,不要採用HASL法進行電鍍。這種電鍍表面能為高頻電流提供更好的趨膚效應(圖2)。此外,這種高可焊塗層所需引線較少,有助於減少環境污染。
8. 阻焊層可防止焊錫膏的流動。但是,由於厚度不確定性和絕緣性能的未知性,整個板表面都覆蓋阻焊材料將會導致微帶設計中的電磁能量的較大變化。一般採用焊壩(solder dam)來作阻焊層。
    如果你不熟悉這些方法,可向曾從事過軍用微波電路板設計的經驗豐富的設計工程師諮詢。你還可同他們討論一下你所能承受的價格範圍。例如,採用背面覆銅共面(copper-backed coplanar)微帶設計比帶狀線設計更為經濟,你可就此同他們進行討論以便得到更好的建議。優秀的工程師可能不習慣考慮成本問題,但是其建議也是相當有幫助的。現在要盡量對那些不熟悉RF效應、缺乏處理RF效應經驗的年輕工程師進行培養,這將會是一項長期工作。
    此外,還可以採用其他解決方案,如改進計算機型,使之具備RF效應處理能力。

三、PCB與外部裝置互連
     現在可以認為我們解決了板上以及各個分立組件互連上的所有信號管理問題。那麼怎麼解決從電路板到連接遠端器件導線的信號輸入/輸出問題呢?同軸電纜技術的創新者Trompeter Electronics公司正致力於解決這個問題,並已經取得一些重要進展(圖3)。 另外,看一下圖4中給出的電磁場。這種情況下,我們管理著微帶到同軸電纜之間的轉換。在同軸電纜中,地線層是環形交織的,並且間隔均勻。在微帶中,接地層在有源線之下。這就引入了某些邊緣效應,需在設計時了解、預測並加以考慮。當然,這種不匹配也會導致回損,必須最大程度減小這種不匹配以避免產生噪音和信號干擾。
     電路板內阻抗問題的管理並不是一個可以忽略的設計問題。阻抗從電路板表層開始,然後通過一個焊點到接頭,最後終結於同軸電纜處。由於阻抗隨頻率變化,頻率越高,阻抗管理越難。在寬頻上採用更高頻率來傳輸信號的問題看來是設計中面臨的主要問題。

本文總結
    PCB平台技術需要不斷改進以達到集成電路設計人員的要求。 PCB設計中高頻信號的管理以及PCB電路板上信號輸入/輸出的管理都需要不斷的改進。無論以後會發生什麼令人激動的創新,我都認為帶寬將會越來越高,而採用高頻信號技術就是實現這種帶寬不斷增長的前提。


[admin via 研發互助社區 ] 高速PCB設計指南(五)已經有7169次圍觀

http://cocdig.com/docs/show-post-44578.html