歡迎您光臨本站 登入註冊首頁

MAX+PLUS II快速入門

admin @ 2014-03-17 , reply:0

概述

MAX+PLUSII是Altera公司的全集成化可編程邏輯設計環境。它的界面友好,在線幫助完備,初學者也可以很快學習掌握。完成高性能的設計。另外,在進行原理圖輸入時,可以直接放置74系列邏輯晶元,所以……

MAX+PLUS II是Altera公司的全集成化可編程邏輯設計環境。
它的界面友好,在線幫助完備,初學者也可以很快學習掌握。完成高性能的設計。另外,在進行原理圖輸入時,可以直接放置74系列邏輯晶元,所以對於普通愛好者來說,即使不使用Altera的可編程器件,也可以把MAX+PLUS II作為邏輯模擬工具,不用搭建硬體電路,即可對自己的設計進行調試,驗證。下面以具體實例介紹MAX+PLUS II V9.30的使用,希望初學者能快速入門。
功能
MAX+PLUS II的編譯核心支持Altera的FLEX 10K、FLEX 8K、MAX9000、MAX7000、FLASHlogic、MAX5000、Classic系列可編程邏輯器件;

MAX+PLUS II支持各種HDL設計輸入,包括VHDL、Verilog和Altera的AHDL;

安裝
本站提供MAX+PLUS II V9.30功能完全版,支持MAX+PLUS II全部功能,包括原理圖輸入、VHDL/AHDL輸入、編譯、模擬エ定時分析、編程。為方便下載,這一版本僅提供對EPM7000/EPM7000S/EPM7000A的支持。

使用
使用MAX+PLUS II進行設計包括四個階段:設計輸入、設計處理、設計驗證和器件編程。
下面以一個最簡單的例子,用ALTERA的EPLD——EPM7128S實現二分頻器,來示範用MAX+PLUS II進行開發的全過程。
首先啟動MAX+PLUS II,進入集成開發環境
運行:maxstart.exe

設計輸入
建立一個新設計輸入文件,這裡我們採用原理圖方式Graphic Editor file (*.gdf)來進行設計輸入,這是最方便,最直觀的邏輯輸入方法

選擇“OK”進入編輯狀態
接著輸入邏輯元件,在編輯區的空白處雙擊滑鼠。在Symbol Name欄輸入dff,表示D觸發器

選擇“OK”,D觸發器就被放在編輯區

放置器件時,在Symbol Libraries框中選擇mf庫,就可以選擇常用的74系列邏輯晶元

下面再放一個反相器,輸入名稱:not

在反相器上按滑鼠右鍵,將反相器旋轉180度

下面放置I/O腳,輸入腳:input,輸出腳:output

在PING_NAME上雙擊,編輯管腳名為in、out
滑鼠移動到器件的端上就變為小十字,拖動即可畫線,如圖連接

好了,設計輸入告一段落,將設計文件存檔,命名為myfirst.gdf
編譯
上面已經完成了原理圖的輸入,需要給設計指定一個工程名,選擇File->Project->Set Project to Current File,將當前工程名設為當前文件名

下面疾義器件,即定義用哪種EPLD來實現設計,選擇Assign->Device,在彈出窗口中選擇MAX7000系列的EPM7128SLC84-10,確認

準備開始編譯,選擇MAX+plus II->Compiler,彈出編譯窗口,按 Start 開始編譯

編譯結束之後,在編譯窗口中的rpt圖標上雙擊,可打開編譯報告文件,其中有便宜后的管腳分配圖,可看到我們定義的管腳in和out


分配I/O腳
上面MAX+PLUS II完成了編譯,把我們定義的I/O腳自動分配給了器件EPM7128SLC84,也許你對MAX+PLUS II自動分配的管腳不滿意,沒關係,自己定義,選擇MAX+plus II->Floorplan Editor,進入底層編輯工具,再選擇Layout->Device View和Layout->Current Assignments Floorplan,顯示當前的管腳分配情況

可看到EPLD的底層圖,右上角為Unassigned Nodes & Pins

你可以直接將Unassigned Nodes & Pins中的管腳拖到合適的地方
編輯后結果如下

然後需要按前面所述將工程重新編譯一遍,在rpt報告文件里可以看到新定義的管腳分配圖

模擬
設計已經完成,但功能是否完全正確呢?只要進行一下模擬就能知道
首先,要編輯一個波形文件,打開MAX+plus II->Waveform Editor

[admin via 研發互助社區 ] MAX+PLUS II快速入門已經有14551次圍觀

http://cocdig.com/docs/show-post-25046.html