高速PCB設計指南(七)

admin @ 2014-03-26 , reply:0

第一篇        PCB基本概念

1、“層(Layer) ”的概念
    與字處理或其它許多軟體中為實現圖、文、色彩等的嵌套與合成而引入的“層”的概念有所同,Protel的“層”不是虛擬的,而是印刷板材料本身實實在在的各銅箔層。現今,由於電子線路的元件密集安裝。防干擾和布線等特殊要求,一些較新的電子產品中所用的印刷板不僅有上下兩面供走線,在板的中間還設有能被特殊加工的夾層銅箔,例如,現在的計算機主板所用的印板材料多在4層以上。這些層因加工相對較難而大多用於設置走線較為簡單的電源布線層(如軟體中的 Ground Dever和Power Dever),並常用大面積填充的辦法來布線(如軟體中的ExternaI P1a11e和Fill)。上下位置的表面層與中間各層需要連通的地方用軟體中提到的所謂“過孔(Via)”來溝通。有了以上解釋,就不難理解“多層焊盤”和“布線層設置”的有關概念了。舉個簡單的例子,不少人布線完成,到列印出來時方才發現很多連線的終端都沒有焊盤,其實這是自己添加器件庫時忽略了 “層”的概念,沒把自己繪製封裝的焊盤特性定義為”多層(Mulii一Layer)的緣故。要提醒的是,一旦選定了所用印板的層數,務必關閉那些未被使用的層,免得惹事生非走彎路。


2、過孔(Via)
  為連通各層之間的線路,在各層需要連通的導線的文匯處鑽上一個公共孔,這就是過孔。工藝上在過孔的孔壁圓柱面上用化學沉積的方法鍍上一層金屬,用以連通中間各層需要連通的銅箔,而過孔的上下兩面做成普通的焊盤形狀,可直接與上下兩面的線路相通,也可不連。一般而言,設計線路時對過孔的處理有以下原則:

(1) 盡量少用過孔,一旦選用了過孔,務必處理好它與周邊各實體的間隙,特別是容易被忽視的中間各層與過孔不相連的線與過孔的間隙,如果是自動布線,可在“過孔數量最小化” ( Via Minimiz8tion)子菜單里選擇“on”項來自動解決。

(2) 需要的載流量越大,所需的過孔尺寸越大,如電源層和地層與其它層聯接所用的過孔就要大一些。


3、絲印層(Overlay)
  為方便電路的安裝和維修等,在印刷板的上下兩表面印刷上所需要的標誌圖案和文字代號等,例如元件標號和標稱值、元件外廓形狀和廠家標誌、生產日期等等。不少初學者設計絲印層的有關內容時,只注意文字元號放置得整齊美觀,忽略了實際制出的PCB效果。他們設計的印板上,字元不是被元件擋住就是侵入了助焊區域被抹賒,還有的把元件標號打在相鄰元件上,如此種種的設計都將會給裝配和維修帶來很大不便。正確的絲印層字元布置原則是:”不出歧義,見縫插針,美觀大方”。  

4、SMD的特殊性
  Protel封裝庫內有大量SMD封裝,即表面焊裝器件。這類器件除體積小巧之外的最大特點是單面分佈元引腳孔。因此,選用這類器件要定義好器件所在面,以免“丟失引腳(Missing Plns)”。另外,這類元件的有關文字標註只能隨元件所在面放置。

5、網格狀填充區(External Plane )和填充區(Fill)
  正如兩者的名字那樣,網路狀填充區是把大面積的銅箔處理成網狀的,填充區僅是完整保留銅箔。初學者設計過程中在計算機上往往看不到二者的區別,實質上,只要你把圖面放大后就一目了然了。正是由於平常不容易看出二者的區別,所以使用時更不注意對二者的區分,要強調的是,前者在電路特性上有較強的抑制高頻干擾的作用,適用於需做大面積填充的地方,特別是把某些區域當做屏蔽區、分割區或大電流的電源線時尤為合適。後者多用於一般的線端部或轉折區等需要小面積填充的地方。

6、焊盤( Pad)
  焊盤是PCB設計中最常接觸也是最重要的概念,但初學者卻容易忽視它的選擇和修正,在設計中千篇一律地使用圓形焊盤。選擇元件的焊盤類型要綜合考慮該元件的形狀、大小、布置形式、振動和受熱情況、受力方向等因素。Protel在封裝庫中給出了一系列不同大小和形狀的焊盤,如圓、方、八角、圓方和定位用焊盤等,但有時這還不夠用,需要自己編輯。例如,對發熱且受力較大、電流較大的焊盤,可自行設計成“淚滴狀”,在大家熟悉的彩電PCB的行輸出變壓器引腳焊盤的設計中,不少廠家正是採用的這種形式。一般而言,自行編輯焊盤時除了以上所講的以外,還要考慮以下原則:
  (1)形狀上長短不一致時要考慮連線寬度與焊盤特定邊長的大小差異不能過大;
  (2)需要在元件引角之間走線時選用長短不對稱的焊盤往往事半功倍;
  (3)各元件焊盤孔的大小要按元件引腳粗細分別編輯確定,原則是孔的尺寸比引腳直徑大0.2- 0.4毫米。

7、各類膜(Mask)
  這些膜不僅是PcB製作工藝過程中必不可少的,而且更是元件焊裝的必要條件。按“膜”所處的位置及其作用,“膜”可分為元件面(或焊接面)助焊膜(TOp or Bottom 和元件面(或焊接面)阻焊膜(TOp or BottomPaste Mask)兩類。顧名思義,助焊膜是塗於焊盤上,提高可焊性能的一層膜,也就是在綠色板子上比焊盤略大的各淺色圓斑。阻焊膜的情況正好相反,為了使製成的板子適應波峰焊等焊接形式,要求板子上非焊盤處的銅箔不能粘錫,因此在焊盤以外的各部位都要塗覆一層塗料,用於阻止這些部位上錫。可見,這兩種膜是一種互補關係。由此討論,就不難確定菜單中
類似“solder Mask En1argement”等項目的設置了。

8、飛線,飛線有兩重含義:
  (1)自動布線時供觀察用的類似橡皮筋的網路連線,在通過網路表調入元件並做了初步布局后,用“Show 命令就可以看到該布局下的網路連線的交叉狀況,不斷調整元件的位置使這種交叉最少,以獲得最大的自動布線的布通率。這一步很重要,可以說是磨刀不誤砍柴功,多花些時間,值!

    另外,自動布線結束,還有哪些網路尚未布通,也可通過該功能來查找。找出未布通網路之後,可用手工補償,實在補償不了就要用到“飛線”的第二層含義,就是在將來的印板上用導線連通這些網路。要交待的是,如果該電路板是大批量自動線生產,可將這種飛線視為0歐阻值、具有統一焊盤間距的電阻元
件來進行設計.

第二篇        避免混合訊號系統的設計陷阱

內容:要想成功的運用現在的SOC,板級和系統級設計師必須了解如何最好地放置元件,布置走線,以及利用保護元件。

      它們被稱為數碼式蜂窩電話,但其中所包含的模擬功能,比較起所謂的模擬蜂窩電話之前度品種還要多。事實上,需要處理連續狀態值(例如語音,影像,溫度,壓力等)的任何系統,都會有它的模擬功能,那怕是在其名字里出現數碼式這個詞語。今天的多媒體PC也毫無例外,它們有著語音和影像的輸入和輸出,對發熱的中央處理機進行迫切的溫度監示,以及高性能數據機,這些系統同樣地,其混合訊號功能清單上的項目也愈來愈多。
      兩種系統的趨勢對於進行混合設計的人們來說,又帶來了新的挑戰。攜帶型通訊和運算器件的體積重量不斷減少,但又不斷地推高功能。而桌面系統又不斷提高中央處理機能力和通訊周邊的速度。肯定的是,在設計現代的數碼電路板同時又要避免振鈴、雜訊引致的差錯,和地電位跳動等問題,實在相當困難的。但是,當你添加那些易受雜訊影響的模擬訊號線路逼近於方波激勵的數碼式數據線路,問題更為嚴重。
      在晶元級,現時的SOC(晶元上的系統)需要有邏輯電路、模擬電路,以及熱動力學設計方面的專才。要成功地使用這些IC,板級和系統級設計師需要了解如何最好地放置元件,布置走線,以及利用保護元件。
      本文講述的是現時混合訊號系統設計中的常見陷阱,並提供一些指引以清除或移開它們。不過,在探討特定問題和作出提議之前,先詳細看看系統設計的兩種潮流-小型化和高速化-如何影響這些問題,會有很大的幫助。

1、 “小型化”的趨勢
      拿1999年的蜂窩電話與五年前的產品作個比較,晶元數目少得很多,重量和體積大幅減少,電池壽命大幅延長。在這個進程中,主要因素是混合訊號IC解決方案中有很大進展。不過,隨著晶元幾何尺寸的縮減,電路板上布線的間距趨近,物理學的規律開始呈現出來。
      并行的走線愈來愈接近產生了愈來愈大寄生電容耦合,而這簡直是和距離平方成反比關係的結果,以前只有少數幾根走線的空間,現在納入了許多走線,結果,甚至是不相鄰的走線之間的電容性耦合也會構成問題。
      蜂窩電話,由其性質所決定,是被人拿著使用的設備。在低溫度的日子裡,你正在地毯上走來走去,然後拿起蜂窩電話,接著“啪”-這就會把一個高電壓,靜電放電(ESD)脈衝傳到這個設備那裡。如果沒有適當的ESD保護,一個或多個IC有可能受到損壞。不過,增添外部元件來保護ESD的破壞又會與小型化趨勢相違背。
      另一個問題是能源管理,蜂窩電話用戶希望電池的兩次充電之間隔愈長愈好。這意味著DC-至-DC轉換器必須是很高效率的。開關技術是它的答案,但在此情況下,轉換器也成了它自己的潛在雜訊源。所以必須小心選擇、放置轉換器,也要小心進行互連。還有,由於體積是不可忽視的因素,應該選擇可以採用物理尺寸最小的無源元件的那種部件。如果採用線性穩壓器的話,應該挑選超低壓差式的,可讓輸出維持於最小電池電壓。這就能讓電池不再提供足夠電能之前盡行地放電。

2、 “高速化”趨勢
      將1999年中檔PC的規格與五年前的相比較,它的中央處理機速度提高了大約一個數量級,而由CPU消耗的電流也提高了約一個數量級。當你將高速度和大電流結合一起,V=L(di/dt)關係式中的“di/dt”部份大幅地提高。事實上,電路板中半寸長的地線可能會感應起超過1伏特的電壓於其上。對於轉換器來說,地電位參考線會感應電壓的話,可能導致運作停止。
    為要達致這些更高的速度,IC在設計和製造上都採用深度次微米尺寸(例如0.35μm)。這雖然縮減了幾何尺寸而得到快得多的性能,但也會令這些器件更容易招致鎖上(latch-up)及由瞬變引起的損害。而且,這些器件也要求更緊逼的能源管理以符合愈來愈嚴格的允許電壓範圍。
      現時的10/100Ethernet網路介面卡(NIC)就是良好的例子,原來的10Base-T晶元是大尺寸的CMOS器件,對於過電壓損壞相對地是不那麽敏感的。然而,新型的晶元採用了0.35μm的線寬,對於鎖上以及因瞬變而失效非常敏感-因電能引致和雷電引致的瞬變。
      現代的伺服器,具有SMP(對稱多處理能力)的體系結構,以及CPU以500MHz或以上的頻率來運作,就是能源分佈挑戰方面的好例子。你不可以簡單地建造一個5V電源並把布線引到相應的匯流排。以500MHz上限達20A或30A的電流開關,它要求於每個使用點(point-of-use)實際上有獨立的轉換器,還加上一個更大的一級電壓源對這些轉換器的全部進行供電。
    趨勢要求具有熱交換(hotswap)的能力,意味著你要能做到在現用系統里插入或除下電路板。這樣做也是預告會有瞬變產生的。如此一來,無論插入的板抑或主板都必須有適當的保護作用。
      無論小型化或高速化的趨勢都有其獨特的問題。例如,大電流能源分佈對於小型、便攜、手持式設備來說,就不是個大問題。而對於桌面電腦和伺服器來說,延長的電池壽命也不會成為問題。不過,鎖上和瞬變引致的損壞,在上述兩方面都成為問題。

3、鎖上和瞬變
      對深度次微米IC從線寬的瞬變惡化了關於過電壓狀態的敏感性,意味著你要聰明一點,對這些器件進行保護,但同時又不要影響它們的性能。
      在一個保護輸入里,任何保護元件於正常運作下都必須呈現為一個高阻抗電路。它必須載入儘可能小的電容負荷,例如,假定它是對正常輸入訊號加入小小效應的話。不過,在過電壓的一瞬間,那同一個器件必須成為該瞬變電能的主要通路,將它從受保護器件的輸入中引開。還有,保護器件的承受電壓應該高於它保護的引腳上的最大允許電壓。同理,它的箝位電壓要足夠低,以防止受保護器件的損壞,這是由於在瞬變情況下,輸入上的電壓會是保護器件的箝位電壓。
    以前,瞬變電壓抑制(TVS)二極體在印刷電路板上有效地將瞬變箝位。傳統的(TVS)二極體是固態PN結器件,低至5V的電壓也工作得很好。它們有快速的響應時間,低的箝位電壓,高的電流浪涌能力-全都是所希望的特性。不過,傳統TVS二極體的問題是低於5V以下會抬起它的頭。在這裡,它們所採用的雪崩技術是個障礙。要在5V以下達致Stand-off電壓,要採用高度的摻雜(在1018/cm-3或以上)。這反過來,又會引致更高的電容和漏電電流,兩者都會損害高性能的。傳統的TVS二極體具有電壓相關的電容,隨電壓減少而增加。例如,在5V下,典型的ESD保護二極體會有400pF的結電容。我們可以想像一下,這樣的電容性負載加於100Base-TEthernet發射器或接收器的輸入節點,或加於通用串列匯流排(USB)輸入,會有甚麽問題。而且,這些正正是最需要進行瞬變保護的那些電路類型。
      低於5V電壓的情況下,傳統的TVS二極體並非真正的選項。但這也不是說你再無可選擇的了。由加州伯克萊大學和Semtech公司(加州 NewburyPark市)共同開發的一種新技術,提供了一直低至2.8V工作電壓的瞬變和ESD保護。你可以在一系列的TVS器件中去選定一種,具有合適的電容,stand-off電壓,和箝位電壓來符合自己系統的要求。之後,還要考慮應把該器件放在板上的甚麽地方,如何給電路板布線等問題。
      在保護通路中的寄生電感會引起高電壓的過沖及令IC損壞。在快速上升時間瞬變的情況尤甚,例如ESD。由ESD感應起的瞬變,據IEC1000-4-2的定義,會在不到1納秒(ns)內到達它的峰值。以走線電感20nH/寸來計算,4份1寸走線自10A脈衝會引起50V的過沖。
      你必須考慮所有可能的感應通路,包括地線返回通路,在TVS和保護線路之間的通路,以及由連接器至TVS器件的通路。而且,TVS器件應該儘可能地靠近連接器放置,以便將瞬變耦合到靠近的其他走線。
      一塊10/100Ethernet板是需要進行瞬變保護的子系統。在Ethernet交換器和路由器中所用的器件是暴露在高能量,雷電感應瞬變之下的。而所用的深度次微米IC在設計上對過電壓鎖上又是極度敏感的。在典型系統里,每個埠所用的雙絞線對介面由兩個不同的訊號對所組成-一對用於發射器,另一對用於接收器。發射器輸入通常是最容易受到損壞的,在一個線路對中會出現有差異的致命性放電,並且透過變壓器以電容性地耦合到EthernetIC。
      有一種情況是,訊號頻率很高(100Mbit/s)而供電電壓又低(典型是3.3V),保護器件必須有很低的容性負載,而其stand-off電壓遠低於 5V。還有另一種情況,其中在保護通路中的寄生電感可以導致很大的電壓過沖。為使效率提到最高,電路板的布線應該是,保護器和受保護線路之間的通路必須減至最低,而在RJ45連接器和保護器之間的通路長度也減至最低。

4、熱交換/即插即用
      愈來愈多的系統其設計是,在系統仍然加電期間,允許插板或插頭隨時插入和拔除。那些插板或插頭會插入到或拔除自帶有訊號,電源線和地線的插座,而且有很高機會產生瞬變。此外,該系統還能夠動態地調整其電源,以適應突然增加或減少的電流負載。
      蜂窩電話或其他可攜電子設備會無心地帶電期間插入到或拔除自充電的系統。這同樣也會產生瞬變。在這裡,除了瞬變保護之外,還需要有能源管理以適應突然增加或減少的電流負載。
      USB介面的設計,是給桌面系統與周邊設備之間,提高一種高速的串列介接能力。還有,UB介面有一根電壓供電線,可用來給連接著的周邊設備供電。如果沒有負載插入到USB插座里,它就是個開路的插座。由人體靜電對該插座感應的ESD脈衝放電,會導通至電路板上,並會輕易地損壞USB控制器。
      你必須確保這種高速匯流排里,無論數據線抑或電源線都採取了保護。並且,儘管能源管理已被寫入到USB的規格中,但ESD的保護卻還沒有。
      TVS器件可以用來提供適當的ESD保護。元件的放置和通路的長度仍然是重要的設計問題。同樣的排布指南應該仔細參詳。務令TVS和受保護線之間的通路變短,並且務令TVS器件儘可能靠近埠連接器。
      按照USB規格的需要,應該採用固體電路能源分發開關器進行能源管理。在PC主機中,它們提供短路電流保護和差錯報告給控制器IC。在USB周邊設備中,它們用來進行埠切換,差錯報告和供電電壓斜降控制。

5、 能源分配
      如果將PC的電流量變化與10年前的相比,增幅之大實在令人驚詫。再加上時鐘頻率的大幅增加,使得PC和伺服器處於極高的di/dt環境之下。例如,若 L為2.5μH及C等於4×1500μF,在負載上的瞬變其數量級為200mV峰對峰值,恢復時間50微秒。使問題更複雜的還有令CPU進入睡眠之類的模式,然後迅速地喚醒起來,所產生的瞬變是每微秒20至30A的範圍,因而變成為能源管理上的頭痛問題。
      從轉換器觀點來看,di/dt的值左右了對輸出電容的選擇,更特定地是電容的等效串聯電阻(ESR)和等效串聯電感(ESL)。低頻運作的轉換器需要用大的電容量來存儲兩個工作周期之間的電荷,這就要採用電解電容。這些電解電容雖然有很大的電容量,但隨之而來也有大的ESR和ESL,兩者都有違設計者心意的。此外,電解電容體積很大,不適合於表面安裝技術和緊湊的封裝。
      有一種代替的辦法可以降低ESR和ESL的值,簡化生產過程,減少實際體積。方法是採用稍高頻率的轉換器,你就可以選擇陶瓷電容來代替電解電容,並且得到上述的優點。同時,藉著採用多相轉換器的方案,你更可將負載需求分擔開來,每個轉換器只需較少的輸入電容,同時又能提供相同總量的電流能力。它的另一個優點是降低了輸入紋波電流。在單相轉換方案中,輸入紋波電流等於輸出的紋波電流之半。由此,對20A系統而言,其輸入紋波電流是10A。但是,對於四相轉換器方案,例如說,就會在這四個轉換器中平分這種輸出電流。現在每個供電為5A,而它們的輸入紋波電流為2A。這就可以採用更小型,更便宜的輸入電容器。
      DellComputers公司(德州RoundRock市)替它的高速電腦和伺服器系列開發了一種分立式,多相脈寬調製(PWM)控制器和反向DC- to-DC轉換器。其設計是要符合Intel公司的高級PentiumCPU之緊迫電能/能源管理的要求。該電路自此已由Semtech公司應Dell的要求加以集成起來。採取了多相控制器和轉換器的方案之後,你就要特別注意電路板的布線問題。高頻下的大電流開關會影響地平面有電壓的差異。
      電路的大電流部份應該先行布線,你應該採用地平面(groundplate),或應該引入隔離或半隔離地平面區域,限制地電流進入特定區域。由輸入電容器和高端及低端驅動器輸出FET形成的迴路包含了全部大電流,快速瞬變開關。連接上應寬即寬及應短則短,以減少迴路電感。這樣做就會降低電磁干擾(EMI),降低地注入的電流,並將源振鈴減至最小以得到更可靠的門電路開關訊號。
      在上述兩個FET接合點與輸出電感器之間的連接,應該是寬的徑跡,同時儘可能地短。輸出電容器應該儘可能靠近負載放置。快速瞬變負載電流是由這個電容器提供的,所以,連接線應該既寬且短,以便把電感和電阻減至最小。
    控制器最好置於寧靜地平面區域內,避免輸入電容器和FET迴路中的脈衝電流流入這個區域。高低端地電位參考引腳應該返回到極接近控制放大器封裝的地那裡。小訊號模擬地和數碼地應該連接到其中一個輸出電容器的地端。決不可以返回到在輸入電容/FET迴路內部的地。電流感測電阻迴路應該保持儘可能的短。

6、 聰明地工作
      雖然上面的例子說明了一些方法,可預知和避免混合訊號系統的某些陷阱,但這決不是巨細無遺的。每個系統都有其自己的挑戰事項,而每個設計師都有其獨特的障礙要跳越。無論對付的是更困難的保護,或更嚴格的能源管理,選擇恰當的元件是首先進行的事情。在挑戰轉換器,轉換器控制器和TVS保護器件方面,有很廣泛的選擇範圍。把它們放置於電路板上的正確地方就會顯出能源管理和保護方面有效與否的差別。深思熟慮的布線和地平面的配置則是第叄方面的關鍵問題。用於低壓電路的TVS
      電壓低於5V時,傳統的PN結型TVS實際上完全不起作用。不過,有一種增強式穿通二極體(EPD),由加州柏克萊大學和Semtech公司研製出來。
      和雪崩式TVS二極體傳統的PN結構不同,這種EPD器件採用了更複雜的n+p+p-n+四層結構。它在p+和P-層採用輕摻雜,防止反向偏置的n+p+結會進入雪崩狀態。
      選擇npn結構而不是pnp結構,是因為它有更高的電子遷移率和改進的箝位特性。藉著小心架構製造P-基區,結果得到的器件於2.8V至3.3V電壓範圍內,取得了出色的漏電,箝位和電容特性。

7、飽胃口極大的Pentium
      Intel的PentiumⅡ規格里,要求在500ns內電流由5A增高至20A,轉換率為每微秒30A。而SemteckSC1144多相PWM控制器的能力還勝於任務所要求的。它提供了對多達四個反向DC-to-DC轉換器的控制,得到所需的速度和精度。內建的5位元DAC可讓輸出電壓作編程輸出,由1.8至2.05V按50mV增量進行,由20至3.5V按100mV增量進行。
      這種多相技術產生了由90度相移分開的四個精確輸出電壓。然後,這四個經數碼式相移的輸出一起求和,以得到所需的輸出電壓和電流容量。
      以每個轉換器工作於2MHz來看,設計師可以採用陶瓷電容而非電解電容,並且得到體積小,可表面安裝,以及更低的ESR和ESL的好處。

第三篇        信號隔離技術

信號隔離使數字或模擬信號在發送時不存在穿越發送和接收端之間屏障的電流連接。這允許發送和接收端外的地或基準電平之差值可以高達幾千伏,並且防止了可能損害信號的不同地電位之間的環路電流。信號地的雜訊可使信號受損。隔離可將信號分離到一個乾淨的信號子系統地。在另一種應用中,基準電平之間的電連接可產生一個對於操作人員或病人不安全的電流通路。信號的性質可以為電路設計人員指明系統可考慮的那些正確的IC。
      第一類隔離器件依賴於無發送器和接收器來跨越隔離屏障。這種器件曾用於數字信號,但線性化問題迫使模擬信號隔離採用變壓器,用調製載波使模擬信號跨越這個屏障。變壓器怎麼說總是難弄的,而且通常不可能製成IC,所以想出了用電容器電路來耦合調製信號以跨越屏障。作用在隔離屏障上的高轉換率瞬態電壓可做為單電容屏障器件的信號,所以已開發出雙電容差分電路以使誤差最小。現在電容屏障技術已應用在數字和模擬隔離器件中。

1、隔離串列數據流
      隔離數字信號有很大選擇範圍。假若數據流是位串列的,則選擇方案範圍從簡單光耦合器到隔離收發器IC。主要設計考慮包括:
·所需的數據速率
·系統隔離端的電源要求
·數據通道是否必須為雙向
      基於LED的光耦合器是用於隔離設計問題的第一種技術。現在有幾件基於LED IC可用,其數據速率為10Mbps及以上。一個重要的設計考慮是LED光輸出隨時間減小。所以在早期必須為LED提供過量電流,以使隨時間推移仍能提供足夠的輸出光強。因為在隔離端可能提供電很有限,所以需要提供過量電流是一個嚴重的問題。因為LED需要的驅動電流可以大於從簡單邏輯輸出級可獲得的電流,所以往往需要特殊的驅動電路。
      對於高速應用和在邏輯信號控制下使數據流反向轉送的情況,可用Burr-Brown公司的ISO 150數字耦合器。圖1示出ISO150的雙嚮應用電路。通道1控制通道2的傳送方向,並配置為從A端傳送到B端。加到DIA引腳的信號確定信號的流向。送到B端的高電平把通道2的那一端置為接收模式。而加到通道2A端Mode引腳的低電平則把通道置成發送模式。方向信號的狀態在隔離屏障的兩邊都有。此電路可工作在80MHz的數據率下。
      位串列通信的第二種變形是正在發展中的差分匯流排系統裝置。這些系統由RS-422、RS-485和CANbus標準描述。某些系統很幸運地具有公共地,而很多系統具有不同電位的結點。當兩結點相隔一定距離時,情況就更是如此。Burr-Brown公司的ISO 422是設計成用於可有這些應用的集成全雙工隔離收發器。此收發器可配製為半雙工和全雙工(見圖2)。傳輸率可達2.5Mbps。此器件甚至還包含了環路(Loop-back)測試功能,所以每個結點都可執行自測試功能。在此模式期間,匯流排上的數據被忽略。

2、 隔離并行數據匯流排系統
      并行數字數據匯流排的隔離將增加三個更主要的設計參量:
·匯流排的位寬度
·容許的偏移度
·時鐘速度要求
      用一排光耦合器可完成這種任務,但支持電路可能很龐雜。光耦合器之間的傳播時間失配將導致數據偏移,從而引起在接收端的數據誤差。為使這種問題減至最小, ISO508隔離數字耦合器(圖3)支持在輸入和輸出端的雙緩衝數據緩存。這種配置將以2MBps的速率傳輸數據。
      ISO508有兩種工作模式。當CONT引腳被置成低態時,在LE1信號的控制下,數據以同步模式被傳送穿越屏障。在LE1高態時,數據從輸入引腳傳送到輸入鎖存。當LE1變低態時,數據位元組開始傳輸穿越屏障。在此時間,輸入引腳可用於下一代數據位元組。在此模式下,可傳送的數據率可達2MBps。
      當CONT引腳被置成高態時,數據在器件內部20MHz時鐘的控制下被跨越屏障發送。數據傳輸對外部鎖存使能信號是非同步的。數據以串列形式從輸入鎖存被選通到輸出鎖存。在一個位元組傳輸完成後,整個位元組移入輸出鎖存,輸出鎖存將對已傳輸的數據位元組去偏移。對於完整的8位位元組,傳播延遲將小於1ms。

3、模擬信號隔離
      在很多系統中,模擬信號必須隔離。模擬信號所考慮的電路參量完全不同於數字信號。模擬信號通常先要考慮:
·精度或線性度
·頻率響應
·雜訊考慮
      電源要求,特別是對輸入級,也應該關注隔離放大器的基本精度或線性度不能依靠相應的應用電路來改善,但這些電路可降低雜訊和降低輸入級電源要求。
      Burr-Brown的ISO124使模擬隔離簡化。輸入信號被占空度調製並以數字方式發送跨過屏障。輸出部分接收被調製的信號,把它變換回模擬電壓並去掉調製/解調過程中固有的紋波成分。由於對輸入信號的調製與解調,所以應遵循採樣數據系統的一些限制。調製器工作在500kHz的基頻上,所以高於 250kHz Ngquist頻率的輸入信號在輸出中呈現較低的頻率分量。
      儘管輸出級去掉了輸出信號中載波頻率的大多數,但仍然有一定量的載波信號存在。圖4示出了降低系統其餘部分中高頻雜訊污染的組合濾波方法。電源濾波器能顯著地降低從電源引腳竄入的雜訊。輸出濾波器是一個Q為I、3dB頻率為50kHz的二極Sallen-key級。這使輸出紋波降低5倍。
      對隔離電壓的另一問題是輸入級所需的功率。輸出級通常以機殼或地為基準,而輸入通常浮動在另一個電位上。因此,輸入級的電源也必須隔離。通常用一個單電源,而不是理想中使用的+15V和-15V電源。
      圖5示出在ISO124輸入級的一個單電壓電源結合使用1NA2132雙差分放大器,可將擺幅提升到輸入信號電平的全範圍。唯一的要求是輸入端電源電壓保持大於9V,這是ISO124輸入電壓所需要的。
      INA2132的下半部產生一個VS+電源的一半的輸出電壓。此電壓用作INA2132另一半的REF引腳和ISO124的GND輸入是偽地。INA2132的差分輸入信號的擺幅可以高於或低於新參考電平。ISO124的輸出與輸入一樣,將是完全雙極性的。

4、隔離用的多功能IC
      新的多功能數據採集IC使設計人員有機會在跨越隔離屏時完成多個任務。一個完整的數據採集器件可包含多路模擬開關,可編程增益儀錶放大器、A/D轉換器和一個或多個數字I/O通道。所有這些功能都是通過一個串列數據口進行控制的。Burr-Brown公司的ADS7870就是這樣的一種器件。 ADS7870與ISO150一起工作得很好,並示於圖6。
      在此應用中,ADS7870的每個可編程功能都置於主微處理器的控制之下,而該微處理器本身的控制是通過串列通信口寫命令到寄存器來實現的。控制特性包括:
·多路器的選擇
·4個差分通道或8個單端通道
·可編程儀錶放大器的增益設置,1~20
·12位A/D轉換的初始化
      此器件的4條數字I/O線也是有用的,可被個別地規定為報告數字信號的狀態或輸出數字信號。這允許隔離某些支持功能,如通過同一ISO150擴展信號多路器的電平或錯誤標誌讀出。

    結語
    有很多器件可供設計人員選用,並使用在系統中地電位有很大差別的設計中。每一種器件都是針對獨特系統要求而設計的。新器件性能集成的高水平使得跨越隔離屏障能實現從前做不到的更複雜的操作。

第四篇  高速數字系統的串音控制

內容:在高頻電路中,串音可能是最難理解和預測的,但是,它可以被控制甚至被消除掉。
      隨著切換速度的加快,現代數字系統遇到了一系列難題,例如:信號反射、延遲衰落、串音、和電磁兼容失效等等。當集成電路的切換時間下降到5納秒或4納秒或更低時,印刷電路板本身的固有特性開始顯現出來。不幸的是,這些特性是有害的,在設計過程中應該盡量設法避開。
      在高頻電路中,串音可能是最難理解和預測的,但是,它可以被控制甚至被消除掉。

1、 串音由何引起?
      當信號沿著印刷電路板的布線傳播時,其電磁波也沿著布線傳播,從集成電路晶元一端傳到線的另一端。在傳播過程中,由於電磁感應,電磁波引起了瞬變的電壓和電流。
      電磁波包括隨時間變化的電場和磁場。在印刷電路板中,實際上,電磁場並不限制在各種布線內,有相當一部分的電磁場能量存在於布線之外。所以,如果附近有其它線路,當信號沿一根導線傳播時,其電場和磁場將會影響到其它線路。根據麥克斯韋爾方程,時變電及磁場會使鄰近導產生電壓和電流,因此,信號傳播過程中伴隨的電磁場將會使鄰近線路產生信號,這樣,就導致了串音。
      在印刷電路板中,引起串音的線路通常稱為“侵入者”。受串音干擾的線路通常稱為“受害者”。在任何“受害者”中的串音信號都可被分為前向串音信號和後向串音信號,這兩種信號部分地由於電容耦合和電感耦合引起。串音信號的數學描述是非常複雜的,但是,如同湖面上的高速快艇,前向和後向串音信號的某些量化特徵還是能被人們所理解。
      高速快艇對水產生兩種影響。首先,快艇在船頭激起浪花,弧形的漣漪好像隨著快艇一起前進;其次,當快艇行駛一段時間後,會在身後留下長長的水跡。
      這很類似於信號通過“侵入者”時,“受害者”的反應。“受害者”中有兩種串音信號:位於侵入信號之前的前向信號,像船頭的水和漣漪;落後於侵入信號的後向信號,像船開遠後仍在湖中的水跡。

2、前向串音的電容特性
      前向串音表現為兩種相互關聯的特性:容性和感性。“侵入”信號前進時,在“受害者”中產生與之同相的電壓信號,這個信號的速度與“侵入”信號相同,但又始終位於“侵入”信號之前。這意味著串音信號不會提前傳播,而是和“侵入”信號同速並耦合入更多的能量。
      由於“侵入”信號的變化引起串音信號,所以前向串音脈衝不是單極性的,而是具有正負兩個極性。脈衝持續時間等於“侵入”信號的切換時間。
      導線間的耦合電容決定了前向串音脈衝的幅值,而耦合電容是由許多因素決定的,例如印刷電路板的材料,幾何尺寸,線路交叉位置等等。幅值和平行線路間的距離成比例:距離越長,串音脈衝就越大。然而,串音脈衝幅值有一個上限,因為“侵入”信號漸漸地失去了能量,而“受害者”又反過來耦合回“侵入者”。前向串音的電感特性
      當“侵入”信號傳播時,它的時變磁場同樣會產生串音:具有電感特性的前向串音。但是感性串音和容性串音明顯不同:前向感性串音的極性和前向容性串音的極性相反。這因為在前進方向,串音的容性部分和感性部分在競爭,在相互抵消。實際上,當前向容性和感性串音相等時,就不存在前向串音。
      在許多設備中,前向串音相當小,而後向串音成了主要問題,尤其對於長條形電路板,因為電容耦合增強了。但是,在沒有模擬的前提下,實際無法知道感性和容性串音抵消到何種程度。
      如果你測到了前向串音,你就可以根據其極性判別你的走線是容性耦合還是感性耦合。如果串音極性和“侵入”信號相同,容性耦合佔主要地位,反之,感性耦合佔主要地位。在印刷電路板中,通常是感性耦合更強些。
      後向串音發生的物理理和前向串音相同:“侵入”信號的時變電場和磁場引起“受害者”中的感性和容性信號。但是這兩者之間也有所不同。
      最大的不同是後向串音信號的持續時間。因為前向串音和“侵入”信號的傳播方向及速度相同,所以前向串音的持續時間和“侵入”信號等長。但是,後向串音和“侵入”信號反方向傳播,它滯後於“侵入”信號,並引起一長串脈衝。
      與前向串音不同,後向串音脈衝的幅值與線路長度無關,其脈衝持續期是“侵入”信號延遲時間的兩倍。為什麽呢?假設你從信號出發點觀察後向串音,當“侵入” 信號遠離出發點時,它仍在產生後向脈衝,直到另一個延遲信號出現。這樣,後向串音脈衝的整個持續時間就是“侵入”信號延遲時間的兩倍。

3、後向串音的反射
      你可能不關心驅動晶元和接收晶元的串音干擾。然而,你為什麽要關心後向脈衝呢?因為驅動晶元一般是低阻輸出,它反射的串音信號多於吸收的串音信號。當後向串音信號到達“受害者”的驅動晶元時,它會反射到接收晶元。因為驅動晶元的輸出電阻一般低於導線本身,常常引起串音信號的反射。
      與前向串音信號具有感性和容性兩種特性不同,後向串音信號只有一個極性,所以後向串音信號就不能自我抵消。後向串音信號及其反射之後的串音信號的極性和“侵入”信號相同,其幅值是兩部分之和。
      切記,當你在“受害者”的接收端測到後向串音脈衝時,這個串音信號已經經過了“受害者”驅動晶元的反射。你可以觀察到後向串音信號的極性和“侵入”信號相反。
      在數字設計時,你常常關心一些量化指標,例如:不管串音是如何產生,何時產生,前向還是後向的,它的最大雜訊容限為150mV。那麽,存在簡單的能夠精確衡量雜訊的方法嗎?簡單的回答是“沒有”,因為電磁場效應太複雜了,涉及到一系列方程,電路板的拓撲結構,晶元的模擬特性等等。

4、 串音消除
      從實踐觀點出發,最重要的問題是如何去除串音。當串音會影響電路特性時,你該怎麽辦?
      你可以採取以下兩種策略。一種方法是改變一個或多個影響耦合的幾何參量,例如:線路長度、線路之間的距離、電路板的分層位置。另一種方法是利用終端,將單線改成多路耦合線。合理的設計,多線終端能夠取消大部分串音。

5、 線路長度
      很多設計者認為縮短線路長度是降低串音的關鍵。事實上,幾乎所有電路設計軟體都提供了最大并行線路的長度控制功能。不幸的是,僅改變幾何數值,是很難降低串音的。
      因為前向串音受耦合長度影響,所以當你縮短沒有耦合關係的線路長度時,串音幾乎沒有減少。再者,如果耦合長度超過驅動晶元下降或上升時延,耦合長度和前向串音的線性關係會到達一個飽和值,這時,縮短已經很長的耦合線路對減少串音影響甚小。
      一個合理的方法是擴大耦合線路間的距離。幾乎在所有情況下,分離耦合線路能夠大大降低串音干擾。實踐證明,後向串音幅值大致和耦合線路間的距離的平方成反比,即:如果你將這個距離增加一倍,串音降低四分之叄。當後向串音佔主要地位時,這個效果更加明顯。

6、隔離難度
      要增大耦合線路間的距離並不是很容易的。如果你的布線非常密,你必須花很多精力才能降低布線密度。如果你擔心串音干擾,你可以增加一或二個隔離層。如果你必須擴大線路或網路間的距離,那麽你最好擁有一個便於操作的軟體。線路寬度和厚度同樣影響串音干擾,但是其影響遠小於線路的距離因素。所以,一般很少調整這兩個參量。
      因為電路板的絕緣材料存在介電常數,也會產生線路間的耦合電容,所以降低介電常數也可減少串音干擾。這個效果並不很明顯,特別是微帶電路  部分介電質已經是空氣了。更重要的是,改變介電常數並不那麽容易,特別是在昂貴的設備中。一個變通的辦法是採用較貴的材料,而不是FR-4。
      介電質厚度,很大長度上影響了串音干擾。一般的,使布線層靠近電源層(Vcc或地),能夠降低串音干擾。改善效果的精確數值需要通過模擬來確定。

7、分層因素
      一些印刷電路板設計者仍然不注意分層方法,這在高速電路設計中是個重大失誤。分層不但影響傳輸線的性能,例如:阻抗、延遲和耦合,而且電路工作易於失常,甚至改變。例如,通過減少5mil的介電質厚度來降低串音干擾,這是不可以的,雖然在成本和工藝上都能做到。
      另外一個容易忽略的因素是層的選擇。很多時候,前向串音是微帶電路中的主要串音干擾。但是,如果設計合理,布線層位於兩個電源層之間,這樣就很好地平衡了容性耦合和感性耦合,具有較低幅值的後向串音便成為主要因素。所以,模擬時你必須注意,是哪種串音干擾佔主要地位。
      布線和晶元的位置關係對串音也有影響。因為後向串音到達接收晶元後反射到驅動晶元,所以驅動晶元的位置和性能是非常重要的。因為拓撲結構的複雜性,反射及其它因素,所以很難解釋串音主要受誰影響。如果有多種拓撲結構供選擇,最好通過模擬來確定哪種結構對串音影響最小。
      一個可能減少串音的非幾何因素是驅動晶元本身的技術指標。一般原則是,選擇切換時間長的驅動晶元,以減少串音干擾(解決很多其它由於高速引起的問題也如此)。即使串音不嚴格地和切換時間成正比,降低切換時間仍然會產生重大影響。許多時候,你對驅動晶元技術無法選擇,你只能改變幾何參量來達到目的。通過終端降低串音
      眾所周知,一根獨立、無耦合傳輸線的終端連接匹配阻抗,它就不會產生反射。現在考慮一系列耦合的傳輸線,例如,叄根互相有串音的傳輸線,或一對耦合傳輸線。如果利用電路分析軟體,可以導出一對矩陣,分別表示傳輸線本身和相互間的電容和電感。例如,叄根傳輸線可能有下列的C和L矩陣:
      在這些矩陣中,對角線元素是傳輸線自身值,非對角線元素是傳輸線相互間的值。(注意它們是用每單位長度的pF和nH來表示的)。可以用精良的電磁場測試儀來確定這些值。
      可以看出,每一組傳輸線也有一個特徵阻抗矩陣。在這個Z0矩陣中,對角線元素表示傳輸線對地線的阻抗值,非對角線元素是傳輸線耦合值。
      對於一組傳輸線,與單根傳輸線類似,如果終端是與Z0匹配的阻抗陣,它的矩陣幾乎是相同的。所需的阻抗不必是Z0中的值,只要組成的阻抗網路與Z0匹配就行。阻抗陣中不僅包括傳輸線對地的阻抗,而且包括傳輸線之間的阻抗。
    這樣的一個阻抗陣具有良好的性質。首先它可以阻止非耦合線中串音的反射。更重要的是,它可以消除已經形成的串音。

8、致命武器
      可惜的是,這樣一個終端是昂貴的,而且是不可能理想實現的,因為一些傳輸線之間的耦合阻抗太小了,會導致大電流流入驅動晶元。傳輸線和地之間的阻抗也不能太大以致於不能驅動晶元。如果存在這些問題,而你還打算利用這類終端,加幾個交流耦合電容試試看。
      儘管實現中存在一些困難,阻抗陣列終端仍是對付信號反射和串音的致命武器,特別對於惡劣情況。在其它環境下,它可能起作用,也可能不起作用,但仍不失為一種值得推薦的方法。




[admin via 研發互助社區 ] 高速PCB設計指南(七)已經有2441次圍觀

http://cocdig.com/docs/show-post-44576.html