高速PCB設計指南(六)

admin @ 2014-03-26 , reply:0

第一篇  混合信號電路板的設計準則

    模擬電路的工作依賴連續變化的電流和電壓。數字電路的工作依賴在接收端根據預先定義的電壓電平或門限對高電平或低電平的檢測,它相當於判斷邏輯狀態的 “真”或“假”。在數字電路的高電平和低電平之間,存在“灰色”區域,在此區域數字電路有時表現出模擬效應,例如當從低電平向高電平(狀態)跳變時,如果數字信號跳變的速度足夠快,則將產生過沖和回鈴反射現象。
    對於現代板極設計來說,混合信號PCB的概念比較模糊,這是因為即使在純粹的“數字”器件中,仍然存在模擬電路和模擬效應。因此,在設計初期,為了可靠實現嚴格的時序分配,必須對模擬效應進行模擬。實際上,除了通信產品必須具備無故障持續工作數年的可靠性之外,大量生產的低成本/高性能消費類產品中特別需要對模擬效應進行模擬。
    現代混合信號PCB設計的另一個難點是不同數字邏輯的器件越來越多,比如GTL、LVTTL、LVCMOS及LVDS邏輯,每種邏輯電路的邏輯門限和電壓擺幅都不同,但是,這些不同邏輯門限和電壓擺幅的電路必須共同設計在一塊PCB上。在此,通過透徹分析高密度、高性能、混合信號PCB的布局和布線設計,你可以掌握成功策略和技術。

一、混合信號電路布線基礎
    當數字和模擬電路在同一塊板卡上共享相同的元件時,電路的布局及布線必須講究方法。圖1所示的矩陣對混合信號PCB的設計規劃有幫助。只有揭示數字和模擬電路的特性,才能在實際布局和布線中達到要求的PCB設計目標。
圖1:模擬和數字電路:混合信號設計的兩個方面  
    在混合信號PCB設計中,對電源走線有特別的要求並且要求模擬雜訊和數字電路雜訊相互隔離以避免雜訊耦合,這樣一來布局和布線的複雜性就增加了。對電源傳輸線的特殊需求以及隔離模擬和數字電路之間雜訊耦合的要求,使混合信號PCB的布局和布線的複雜性進一步增加。
    如果將A/D轉換器中模擬放大器的電源和A/D轉換器的數字電源接在一起,則很有可能造成模擬部分和數字部分電路的相互影響。或許,由於輸入/輸出連接器位置的緣故,布局方案必須把數字和模擬電路的布線混合在一起。
    在布局和布線之前,工程師要弄清楚布局和布線方案的基本弱點。即使存在虛假判斷,大部分工程師傾向利用布局和布線信息來識別潛在的電氣影響。

二、現代混合信號PCB的布局和布線
    下面將通過OC48介面卡的設計來闡述混合信號PCB 布局和布線的技術。OC48代表光載波標準48,基本上面向2.5Gb串列光通訊,它是現代通訊設備中高容量光通訊標準的一種。OC48介面卡包含若干典型混合信號PCB的布局和布線問題,其布局和布線過程將指明解決混合信號PCB布局方案的順序和步驟。
圖2:OC48介面卡的邏輯  
    如圖2所示,OC48卡包含一個實現光信號和模擬電信號雙向轉換的光收發器。模擬信號輸入或輸出數字信號處理器,DSP將這些模擬信號轉換為數字邏輯電平,從而可與微處理器、可編程門陣列以及在OC48卡上的DSP和微處理器的系統介面電路相連接。獨立的鎖相環、電源濾波器和本地參考電壓源也集成在一起。
    其中,微處理器是一個多電源器件,主電源為2V,3.3V的I/O信號電源由板上其他數字器件共享。獨立數字時鐘源為OC48 I/O、微處理器和系統I/O提供時鐘。
    經過檢查不同功能電路塊的布局和布線要求,初步建議採用12層板,如圖3所示。微帶和帶狀線層的配置可以安全地減少鄰近走線層的耦合併改善阻抗控制。第一層和第二層之間設置接地層,將把敏感的模擬參考源、CPU核和PLL濾波器電源的布線與在第一層的微處理器和DSP器件相隔離。電源和接地層總是成對出現的,與OC48卡上為共享3.3V電源層所做的一樣。這樣將降低電源和地之間的阻抗,從而減少電源信號上的雜訊。
    要避免在鄰近電源層的地方走數字時鐘線和高頻模擬信號線,否則,電源信號的雜訊將耦合到敏感的模擬信號之中。
    要根據數字信號布線的需要,仔細考慮利用電源和模擬接地層的開口(split),特別是在混合信號器件的輸入和輸出端。在鄰近信號層穿過一開口走線會造成阻抗不連續和不良的傳輸線迴路。這些都會造成信號質量、時序和EMI問題。
    有時增加若干接地層,或在一個器件下面為本地電源層或接地層使用若干外圍層,就可以取消開口並避免出現上述問題,在OC48介面卡上就採用了多個接地層。保持開口層和布線層位置的層疊對稱可以避免卡變形並簡化製作過程。由於1盎司覆銅板耐大電流的能力強,3.3V電源層和對應的接地層要採用1盎司覆銅板,其它層可以採用0.5盎司覆銅板,這樣,可以降低暫態高電流或尖峰期間引起的電壓波動。
    如果你從接地層往上設計一個複雜的系統,應採用0.093英寸和0.100英寸厚度的卡以支撐布線層及接地隔離層。卡的厚度還必須根據過孔焊盤和孔的布線特徵尺寸調整,以便使鑽孔直徑與成品卡厚度的寬高比不超過製造商提供的金屬化孔的寬高比。
    如果要用最少的布線層數設計一個低成本、高產量的商業產品,則在布局或布線之前,要仔細考慮混合信號PCB上所有特殊電源的布線細節。在開始布局和布線之前,要讓目標製造商複查初步的分層方案。基本上要根據成品的厚度、層數、銅的重量、阻抗(帶容差)和最小的過孔焊盤和孔的尺寸來分層,製造商應該書面提供分層建議。
    建議中要包含所有受控阻抗帶狀線和微帶線的配置實例。要將你對阻抗的預測與製造商對阻抗的結合起來考慮,然後,利用這些阻抗預測可以驗證用於開發CAD布線規則的模擬工具中的信號布線特性。

三、OC48卡的布局
    在光收發器和DSP之間的高速模擬信號對外部雜訊非常敏感。同樣,所有特殊電源和參考電壓電路也使該卡的模擬和數字電源傳輸電路之間產生大量的耦合。有時,受機殼形狀的限制,不得不設計高密度板卡。由於外部光纜接入卡的方位和光收發器部分元件尺寸較高,使收發器在卡中的位置很大程度上被固定死。系統 I/O連接器位置和信號分配也是固定的。這是布局之前必須完成的基礎工作(見圖4)。
    與大多數成功的高密度模擬布局和布線方案一樣,布局要滿足布線的要求,布局和布線的要求必須互相兼顧。對一塊混合信號PCB的模擬部分和2V工作電壓的本地CPU內核,不推薦採用“先布局后布線”的方法。對OC48卡來說,DSP模擬電路部分包含有模擬參考電壓和模擬電源旁路電容的部分應首先互動布線。完成布線后,具有模擬元件和布線的整個DSP要放到距離光收發器足夠近的地方,充分保證高速模擬差分信號到DSP的布線長度最短、彎曲和過孔最少。差分佈局和布線的對稱性將減少共模雜訊的影響。但是,在布線之前很難預測布局的最佳方案(見圖5)。
    要向晶元分銷商諮詢PCB排板的設計指南。在按照指南設計之前,要與分銷商的應用工程師充分交流。許多晶元分銷商對提供高質量的布板建議有嚴格的時間限制。有時,他們提供的解決方案對於使用該器件的“一級客戶”是可行的。在信號完整性(SI)設計領域,新器件的信號完整性設計特別重要。根據分銷商的基本指南並與封裝中每條電源和接地引腳的特定要求相結合,就可以開始對集成了DSP和微處理器的OC48卡布局布線。
    高頻模擬部分的位置和布線確定后,就可以按照框圖中所示的分組方法放置其餘的數字電路。要注意仔細設計下列電路:對模擬信號靈敏度高的CPU中PLL電源濾波電路的位置;本地CPU內核電壓調整器;用於“數字”微處理器的參考電壓電路。
    數字布線的電氣和製造準則規範此時才可以恰當地應用到設計之中。前述對高速數字匯流排和時鐘信號的信號完整性的設計,揭示出一些對處理器匯流排、平衡Ts及某些時鐘信號布線的時滯匹配的特殊布線拓撲要求。但是你或許不知道,也有人提出更新的建議,即增加若干端接電阻。
    在解決問題的過程中,布板階段做一些調整是當然的事。但是,在開始布線之前,很重要的一步是按照布局方案驗證數字部分的時序。此時此刻,對板卡進行完整DFM/DFT布局複查將有助於確保該卡滿足客戶的需要。

四、OC48卡的數字布線
    對於數字器件電源線和混合信號DSP的數字部分,數字布線要從SMD出路圖(escape patterns)開始。要採用裝配工藝允許的最短和最寬的印製線。對於高頻器件來說,電源的印製線相當於小電感,它將惡化電源雜訊,使模擬和數字電路之間產生不期望的耦合。電源印製線越長,電感越大。
    採用數字旁路電容可以得到最佳的布局和布線方案。簡言之,根據需要微調旁路電容的位置,使之安裝方便並分佈在數字部件和混合信號器件數字部分的周圍。要採用同樣的“最短和最寬的走線”方法對旁路電容出路圖進行布線。
    當電源分支要穿過連續的平面時(如OC48介面卡上的3.3V電源層),則電源引腳和旁路電容本身不必共享相同的出口圖,就可以得到最低的電感和ESR旁路。在OC48介面卡這樣的混合信號PCB上,要特別注意電源分支的布線。記住,要在整個卡上以矩陣排列的形式放置額外的旁路電容,即使在無源器件附近也要放置 (見圖6)。
    電源出路圖確定之後,就可以開始自動布線。OC48卡上的ATE測試觸點要在邏輯設計時定義。要確保ATE接觸到100%的節點。為了以0.070英寸的最小ATE測試探頭實現ATE測試,必須保留引出過孔(breakout via)的位置,以保證電源層不會被過孔的反面焊盤(antipads)交叉所隔斷。
    如果要採用一個電源和接地層開口(split)方案,應在平行於開口的鄰近布線層上選擇偏移層(layer bias)。在鄰近層上按該開口區域的周長定義禁止布線區,防止布線進入。如果布線必須穿過開口區域到另一層,應確保與布線相鄰的另一層為連續的接地層。這將減少反射路徑。讓旁路電容跨過開口的電源層對一些數字信號的布板有好處,但不推薦在數字和模擬電源層之間進行橋接,這是因為雜訊會通過旁路電容互相耦合。
    若干最新的自動布線應用程序能夠對高密度多層數字電路進行布線。初步布線階段要在SMD出口中使用0.050英寸大尺寸過孔間距和考慮所使用的封裝類型,後續布線階段要容許過孔的位置互相靠得比較近,這樣所有工具都能實現最高的布通率和最低的過孔數。由於OC48處理器匯流排採用一種改進的星形拓撲結構,在自動布線時其優先順序最高(見圖7)。
總結 
OC48卡布板完成之後要進行信號完整性核查和時序模擬。模擬證明布線指導達到預期的要求並改善了第二層匯流排的時序指標。最後進行設計規則檢查、最終製造的複查、光罩和複查並簽發給製造者,則布板任務才正式結束

第二篇       分區設計

摘要:混合信號電路PCB的設計很複雜,元器件的布局、布線以及電源和地線的處理將直接影響到電路性能和電磁兼容性能。本文介紹的地和電源的分區設計能優化混合信號電路的性能。
    如何降低數字信號和模擬信號間的相互干擾呢?在設計之前必須了解電磁兼容(EMC)的兩個基本原則:第一個原則是儘可能減小電流環路的面積;第二個原則是系統只採用一個參考面。相反,如果系統存在兩個參考面,就可能形成一個偶極天線(註:小型偶極天線的輻射大小與線的長度、流過的電流大小以及頻率成正比);而如果信號不能通過儘可能小的環路返回,就可能形成一個大的環狀天線(註:小型環狀天線的輻射大小與環路面積、流過環路的電流大小以及頻率的平方成正比)。在設計中要儘可能避免這兩種情況。
    有人建議將混合信號電路板上的數字地和模擬地分割開,這樣能實現數字地和模擬地之間的隔離。儘管這種方法可行,但是存在很多潛在的問題,在複雜的大型系統中問題尤其突出。最關鍵的問題是不能跨越分割間隙布線,一旦跨越了分割間隙布線,電磁輻射和信號串擾都會急劇增加。在PCB設計中最常見的問題就是信號線跨越分割地或電源而產生EMI問題。
    如圖1所示,我們採用上述分割方法,而且信號線跨越了兩個地之間的間隙,信號電流的返迴路徑是什麼呢?假定被分割的兩個地在某處連接在一起(通常情況下是在某個位置單點連接),在這種情況下,地電流將會形成一個大的環路。流經大環路的高頻電流會產生輻射和很高的地電感,如果流過大環路的是低電平模擬電流,該電流很容易受到外部信號干擾。最糟糕的是當把分割地在電源處連接在一起時,將形成一個非常大的電流環路。另外,模擬地和數字地通過一個長導線連接在一起會構成偶極天線。
    了解電流迴流到地的路徑和方式是優化混合信號電路板設計的關鍵。許多設計工程師僅僅考慮信號電流從哪兒流過,而忽略了電流的具體路徑。如果必須對地線層進行分割,而且必須通過分割之間的間隙布線,可以先在被分割的地之間進行單點連接,形成兩個地之間的連接橋,然後通過該連接橋布線。這樣,在每一個信號線的下方都能夠提供一個直接的電流迴流路徑,從而使形成的環路面積很小。
    採用光隔離器件或變壓器也能實現信號跨越分割間隙。對於前者,跨越分割間隙的是光信號;在採用變壓器的情況下,跨越分割間隙的是磁場。還有一種可行的辦法是採用差分信號:信號從一條線流入從另外一條信號線返回,這種情況下,不需要地作為迴流路徑。
    要深入探討數字信號對模擬信號的干擾必須先了解高頻電流的特性。高頻電流總是選擇阻抗最小(電感最低),直接位於信號下方的路徑,因此返回電流會流過鄰近的電路層,而無論這個臨近層是電源層還是地線層。
    在實際工作中一般傾向於使用統一地,而將PCB分區為模擬部分和數字部分。模擬信號在電路板所有層的模擬區內布線,而數字信號在數字電路區內布線。在這種情況下,數字信號返回電流不會流入到模擬信號的地。
    只有將數字信號布線在電路板的模擬部分之上或者將模擬信號布線在電路板的數字部分之上時,才會出現數字信號對模擬信號的干擾。出現這種問題並不是因為沒有分割地,真正的原因是數字信號的布線不適當。
    PCB設計採用統一地,通過數字電路和模擬電路分區以及合適的信號布線,通常可以解決一些比較困難的布局布線問題,同時也不會產生因地分割帶來的一些潛在的麻煩。在這種情況下,元器件的布局和分區就成為決定設計優劣的關鍵。如果布局布線合理,數字地電流將限制在電路板的數字部分,不會幹擾模擬信號。對於這樣的布線必須仔細地檢查和核對,要保證百分之百遵守布線規則。否則,一條信號線走線不當就會徹底破壞一個本來非常不錯的電路板。
    在將A/D轉換器的模擬地和數字地管腳連接在一起時,大多數的A/D轉換器廠商會建議:將AGND和DGND管腳通過最短的引線連接到同一個低阻抗的地上 (註:因為大多數A/D轉換器晶元內部沒有將模擬地和數字地連接在一起,必須通過外部管腳實現模擬和數字地的連接),任何與DGND連接的外部阻抗都會通過寄生電容將更多的數字雜訊耦合到IC內部的模擬電路上。按照這個建議,需要把A/D轉換器的AGND和DGND管腳都連接到模擬地上,但這種方法會產生諸如數字信號去耦電容的接地端應該接到模擬地還是數字地的問題。
    如果系統僅有一個A/D轉換器,上面的問題就很容易解決。如圖3中所示,將地分割開,在A/D轉換器下面把模擬地和數字地部分連接在一起。採取該方法時,必須保證兩個地之間的連接橋寬度與IC等寬,並且任何信號線都不能跨越分割間隙。
    如果系統中A/D轉換器較多,例如10個A/D轉換器怎樣連接呢?如果在每一個A/D轉換器的下面都將模擬地和數字地連接在一起,則產生多點相連,模擬地和數字地之間的隔離就毫無意義。而如果不這樣連接,就違反了廠商的要求。
    最好的辦法是開始時就用統一地。如圖4所示,將統一的地分為模擬部分和數字部分。這樣的布局布線既滿足了IC器件廠商對模擬地和數字地管腳低阻抗連接的要求,同時又不會形成環路天線或偶極天線而產生EMC問題。
    如果對混合信號PCB設計採用統一地的做法心存疑慮,可以採用地線層分割的方法對整個電路板布局布線,在設計時注意盡量使電路板在後邊實驗時易於用間距小於1/2英寸的跳線或0歐姆電阻將分割地連接在一起。注意分區和布線,確保在所有的層上沒有數字信號線位於模擬部分之上,也沒有任何模擬信號線位於數字部分之上。而且,任何信號線都不能跨越地間隙或是分割電源之間的間隙。要測試該電路板的功能和EMC性能,然後將兩個地通過0歐姆電阻或跳線連接在一起,重新測試該電路板的功能和EMC性能。比較測試結果,會發現幾乎在所有的情況下,統一地的方案在功能和EMC性能方面比分割地更優越。
    在以下三種情況可以用到這種方法:一些醫療設備要求在與病人連接的電路和系統之間的漏電流很低;一些工業過程式控制制設備的輸出可能連接到雜訊很大而且功率高的機電設備上;另外一種情況就是在PCB的布局受到特定限制時。
    在混合信號PCB板上通常有獨立的數字和模擬電源,能夠而且應該採用分割電源面。但是緊鄰電源層的信號線不能跨越電源之間的間隙,而所有跨越該間隙的信號線都必須位於緊鄰大面積地的電路層上。在有些情況下,將模擬電源以PCB連接線而不是一個面來設計可以避免電源面的分割問題。

混合信號PCB設計是一個複雜的過程,設計過程要注意以下幾點:
1.將PCB分區為獨立的模擬部分和數字部分。

 2.合適的元器件布局。

 3.A/D轉換器跨分區放置。

 4.不要對地進行分割。在電路板的模擬部分和數字部分下面敷設統一地。

 5.在電路板的所有層中,數字信號只能在電路板的數字部分佈線。

 6.在電路板的所有層中,模擬信號只能在電路板的模擬部分佈線。

 7.實現模擬和數字電源分割。

 8.布線不能跨越分割電源面之間的間隙。

 9.必須跨越分割電源之間間隙的信號線要位於緊鄰大面積地的布線層上。

 10.分析返回地電流實際流過的路徑和方式。

 11.採用正確的布線規則。
----------------------------------------------------------------------------------------------------------

 第二篇  RF產品設計過程中降低信號耦合的PCB布線技巧

    一輪藍牙設備、無繩電話和蜂窩電話需求高潮正促使中國電子工程師越來越關注RF電路設計技巧。RF電路板的設計是最令設計工程師感到頭疼的部分,如想一次獲得成功,仔細規劃和注重細節是必須加以高度重視的兩大關鍵設計規則。
    射頻(RF)電路板設計由於在理論上還有很多不確定性,因此常被形容為一種“黑色藝術”,但這個觀點只有部分正確,RF電路板設計也有許多可以遵循的準則和不應該被忽視的法則。不過,在實際設計時,真正實用的技巧是當這些準則和法則因各種設計約束而無法準確地實施時如何對它們進行折衷處理。
    當然,有許多重要的RF設計課題值得討論,包括阻抗和阻抗匹配、絕緣層材料和層疊板以及波長和駐波,不過,本文將集中探討與RF電路板分區設計有關的各種問題。
    今天的蜂窩電話設計以各種方式將所有的東西集成在一起,這對RF電路板設計來說很不利。現在業界競爭非常激烈,人人都在找辦法用最小的尺寸和最小的成本集成最多的功能。模擬、數字和RF電路都緊密地擠在一起,用來隔開各自問題區域的空間非常小,而且考慮到成本因素,電路板層數往往又減到最小。令人感到不可思議的是,多用途晶元可將多種功能集成在一個非常小的裸片上,而且連接外界的引腳之間排列得又非常緊密,因此RF、IF、模擬和數字信號非常靠近,但它們通常在電氣上是不相干的。電源分配可能對設計者來說是一個噩夢,為了延長電池壽命,電路的不同部分是根據需要而分時工作的,並由軟體來控制轉換。這意味著你可能需要為你的蜂窩電話提供5到6種工作電源。

一、RF布局概念
    在設計RF布局時,有幾個總的原則必須優先加以滿足:
    儘可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔離開來,簡單地說,就是讓高功率RF發射電路遠離低功率RF接收電路。如果你的PCB板上有很多物理空間,那麼你可以很容易地做到這一點,但通常元器件很多,PCB空間較小,因而這通常是不可能的。你可以把他們放在PCB板的兩面,或者讓它們交替工作,而不是同時工作。高功率電路有時還可包括RF緩衝器和壓控制振蕩器(VCO)。
    確保PCB板上高功率區至少有一整塊地,最好上面沒有過孔,當然,銅皮越多越好。稍後,我們將討論如何根據需要打破這個設計原則,以及如何避免由此而可能引起的問題。
    晶元和電源去耦同樣也極為重要,稍後將討論實現這個原則的幾種方法。
    RF輸出通常需要遠離RF輸入,稍後我們將進行詳細討論。
    敏感的模擬信號應該儘可能遠離高速數字信號和RF信號。

二、如何進行分區?
    設計分區可以分解為物理分區和電氣分區。物理分區主要涉及元器件布局、朝向和屏蔽等問題;電氣分區可以繼續分解為電源分配、RF走線、敏感電路和信號以及接地等的分區。
    首先我們討論物理分區問題。元器件布局是實現一個優秀RF設計的關鍵,最有效的技術是首先固定位於RF路徑上的元器件,並調整其朝向以將RF路徑的長度減到最小,使輸入遠離輸出,並儘可能遠地分離高功率電路和低功率電路。
    最有效的電路板堆疊方法是將主接地面(主地)安排在表層下的第二層,並儘可能將RF線走在表層上。將RF路徑上的過孔尺寸減到最小不僅可以減少路徑電感,而且還可以減少主地上的虛焊點,並可減少RF能量泄漏到層疊板內其他區域的機會。
    在物理空間上,像多級放大器這樣的線性電路通常足以將多個RF區之間相互隔離開來,但是雙工器、混頻器和中頻放大器/混頻器總是有多個RF/IF信號相互干擾,因此必須小心地將這一影響減到最小。RF與IF走線應儘可能走十字交叉,並儘可能在它們之間隔一塊地。正確的RF路徑對整塊PCB板的性能而言非常重要,這也就是為什麼元器件布局通常在蜂窩電話PCB板設計中佔大部分時間的原因。
    在蜂窩電話PCB板上,通常可以將低噪音放大器電路放在PCB板的某一面,而高功率放大器放在另一面,並最終通過雙工器把它們在同一面上連接到RF端和基帶處理器端的天線上。需要一些技巧來確保直通過孔不會把RF能量從板的一面傳遞到另一面,常用的技術是在兩面都使用盲孔。可以通過將直通過孔安排在PCB 板兩面都不受RF干擾的區域來將直通過孔的不利影響減到最小。
    有時不太可能在多個電路塊之間保證足夠的隔離,在這種情況下就必須考慮採用金屬屏蔽罩將射頻能量屏蔽在RF區域內,但金屬屏蔽罩也存在問題,例如:自身成本和裝配成本都很貴;
    外形不規則的金屬屏蔽罩在製造時很難保證高精度,長方形或正方形金屬屏蔽罩又使元器件布局受到一些限制;金屬屏蔽罩不利於元器件更換和故障定位;由於金屬屏蔽罩必須焊在地上,必須與元器件保持一個適當距離,因此需要佔用寶貴的PCB板空間。
    儘可能保證屏蔽罩的完整非常重要,進入金屬屏蔽罩的數字信號線應該儘可能走內層,而且最好走線層的下面一層PCB是地層。RF信號線可以從金屬屏蔽罩底部的小缺口和地缺口處的布線層上走出去,不過缺口處周圍要儘可能地多布一些地,不同層上的地可通過多個過孔連在一起。
    儘管有以上的問題,但是金屬屏蔽罩非常有效,而且常常還是隔離關鍵電路的唯一解決方案。
    此外,恰當和有效的晶元電源去耦也非常重要。許多集成了線性線路的RF晶元對電源的噪音非常敏感,通常每個晶元都需要採用高達四個電容和一個隔離電感來確保濾除所有的電源噪音(見圖1)。
    最小電容值通常取決於其自諧振頻率和低引腳電感,C4的值就是據此選擇的。C3和C2的值由於其自身引腳電感的關係而相對較大一些,從而RF去耦效果要差一些,不過它們較適合於濾除較低頻率的雜訊信號。電感L1使RF信號無法從電源線耦合到晶元中。記住:所有的走線都是一條潛在的既可接收也可發射RF信號的天線,另外將感應的射頻信號與關鍵線路隔離開也很必要。
    這些去耦元件的物理位置通常也很關鍵,圖2表示了一種典型的布局方法。這幾個重要元件的布局原則是:C4要儘可能靠近IC引腳並接地,C3必須最靠近 C4,C2必須最靠近C3,而且IC引腳與C4的連接走線要儘可能短,這幾個元件的接地端(尤其是C4)通常應當通過下一地層與晶元的接地引腳相連。將元件與地層相連的過孔應該儘可能靠近PCB板上元件焊盤,最好是使用打在焊盤上的盲孔以將連接線電感減到最小,電感應該靠近C1。
    一塊集成電路或放大器常常帶有一個開漏極輸出,因此需要一個上拉電感來提供一個高阻抗RF負載和一個低阻抗直流電源,同樣的原則也適用於對這一電感端的電源進行去耦。有些晶元需要多個電源才能工作,因此你可能需要兩到三套電容和電感來分別對它們進行去耦處理,如果該晶元周圍沒有足夠空間的話,那麼可能會遇到一些麻煩。
    記住電感極少并行靠在一起,因為這將形成一個空芯變壓器並相互感應產生干擾信號,因此它們之間的距離至少要相當於其中一個器件的高度,或者成直角排列以將其互感減到最小。
    電氣分區原則大體上與物理分區相同,但還包含一些其它因素。現代蜂窩電話的某些部分採用不同工作電壓,並藉助軟體對其進行控制,以延長電池工作壽命。這意味著蜂窩電話需要運行多種電源,而這給隔離帶來了更多的問題。電源通常從連接器引入,並立即進行去耦處理以濾除任何來自線路板外部的雜訊,然後再經過一組開關或穩壓器之後對其進行分配。
    蜂窩電話里大多數電路的直流電流都相當小,因此走線寬度通常不是問題,不過,必須為高功率放大器的電源單獨走一條儘可能寬的大電流線,以將傳輸壓降減到最低。為了避免太多電流損耗,需要採用多個過孔來將電流從某一層傳遞到另一層。此外,如果不能在高功率放大器的電源引腳端對它進行充分的去耦,那麼高功率雜訊將會輻射到整塊板上,並帶來各種各樣的問題。高功率放大器的接地相當關鍵,並經常需要為其設計一個金屬屏蔽罩。
    在大多數情況下,同樣關鍵的是確保RF輸出遠離RF輸入。這也適用於放大器、緩衝器和濾波器。在最壞情況下,如果放大器和緩衝器的輸出以適當的相位和振幅反饋到它們的輸入端,那麼它們就有可能產生自激振蕩。在最好情況下,它們將能在任何溫度和電壓條件下穩定地工作。實際上,它們可能會變得不穩定,並將噪音和互調信號添加到RF信號上。
    如果射頻信號線不得不從濾波器的輸入端繞回輸出端,這可能會嚴重損害濾波器的帶通特性。為了使輸入和輸出得到良好的隔離,首先必須在濾波器周圍布一圈地,其次濾波器下層區域也要布一塊地,並與圍繞濾波器的主地連接起來。把需要穿過濾波器的信號線儘可能遠離濾波器引腳也是個好方法。此外,整塊板上各個地方的接地都要十分小心,否則你可能會在不知不覺之中引入一條你不希望發生的耦合通道。圖3詳細說明了這一接地辦法。
    有時可以選擇走單端或平衡RF信號線,有關交叉干擾和EMC/EMI的原則在這裡同樣適用。平衡RF信號線如果走線正確的話,可以減少雜訊和交叉干擾,但是它們的阻抗通常比較高,而且要保持一個合理的線寬以得到一個匹配信號源、走線和負載的阻抗,實際布線可能會有一些困難。
    緩衝器可以用來提高隔離效果,因為它可把同一個信號分為兩個部分,並用於驅動不同的電路,特別是本振可能需要緩衝器來驅動多個混頻器。當混頻器在RF頻率處到達共模隔離狀態時,它將無法正常工作。緩衝器可以很好地隔離不同頻率處的阻抗變化,從而電路之間不會相互干擾。
    緩衝器對設計的幫助很大,它們可以緊跟在需要被驅動電路的後面,從而使高功率輸出走線非常短,由於緩衝器的輸入信號電平比較低,因此它們不易對板上的其它電路造成干擾。
    還有許多非常敏感的信號和控制線需要特別注意,但它們超出了本文探討的範圍,因此本文僅略作論述,不再進行詳細說明。

    壓控振蕩器(VCO)可將變化的電壓轉換為變化的頻率,這一特性被用於高速頻道切換,但它們同樣也將控制電壓上的微量雜訊轉換為微小的頻率變化,而這就給 RF信號增加了雜訊。總的來說,在這一級以後你再也沒有辦法從RF輸出信號中將雜訊去掉。那麼困難在哪裡呢?首先,控制線的期望頻寬範圍可能從DC直到 2MHz,而通過濾波來去掉這麼寬頻帶的雜訊幾乎是不可能的;其次,VCO控制線通常是一個控制頻率的反饋迴路的一部分,它在很多地方都有可能引入雜訊,因此必須非常小心處理VCO控制線。
    要確保RF走線下層的地是實心的,而且所有的元器件都牢固地連到主地上,並與其它可能帶來雜訊的走線隔離開來。此外,要確保VCO的電源已得到充分去耦,由於VCO的RF輸出往往是一個相對較高的電平,VCO輸出信號很容易干擾其它電路,因此必須對VCO加以特別注意。事實上,VCO往往布放在RF區域的末端,有時它還需要一個金屬屏蔽罩。
    諧振電路(一個用於發射機,另一個用於接收機)與VCO有關,但也有它自己的特點。簡單地講,諧振電路是一個帶有容性二極體的并行諧振電路,它有助於設置VCO工作頻率和將語音或數據調製到RF信號上。
    所有VCO的設計原則同樣適用於諧振電路。由於諧振電路含有數量相當多的元器件、板上分布區域較寬以及通常運行在一個很高的RF頻率下,因此諧振電路通常對雜訊非常敏感。信號通常排列在晶元的相鄰腳上,但這些信號引腳又需要與相對較大的電感和電容配合才能工作,這反過來要求這些電感和電容的位置必須靠得很近,並連回到一個對雜訊很敏感的控制環路上。要做到這點是不容易的。
    自動增益控制(AGC)放大器同樣是一個容易出問題的地方,不管是發射還是接收電路都會有AGC放大器。AGC放大器通常能有效地濾掉雜訊,不過由於蜂窩電話具備處理髮射和接收信號強度快速變化的能力,因此要求AGC電路有一個相當寬的帶寬,而這使某些關鍵電路上的AGC放大器很容易引入雜訊。
    設計AGC線路必須遵守良好的模擬電路設計技術,而這跟很短的運放輸入引腳和很短的反饋路徑有關,這兩處都必須遠離RF、IF或高速數字信號走線。同樣,良好的接地也必不可少,而且晶元的電源必須得到良好的去耦。如果必須要在輸入或輸出端走一根長線,那麼最好是在輸出端,通常輸出端的阻抗要低得多,而且也不容易感應雜訊。通常信號電平越高,就越容易把雜訊引入到其它電路。
    在所有PCB設計中,儘可能將數字電路遠離模擬電路是一條總的原則,它同樣也適用於RF PCB設計。公共模擬地和用於屏蔽和隔開信號線的地通常是同等重要的,問題在於如果沒有預見和事先仔細的計劃,每次你能在這方面所做的事都很少。因此在設計早期階段,仔細的計劃、考慮周全的元器件布局和徹底的布局評估都非常重要,由於疏忽而引起的設計更改將可能導致一個即將完成的設計又必須推倒重來。這一因疏忽而導致的嚴重後果,無論如何對你的個人事業發展來說不是一件好事。
    同樣應使RF線路遠離模擬線路和一些很關鍵的數字信號,所有的RF走線、焊盤和元件周圍應儘可能多填接地銅皮,並儘可能與主地相連。類似麵包板的微型過孔構造板在RF線路開發階段很有用,如果你選用了構造板,那麼你毋須花費任何開銷就可隨意使用很多過孔,否則在普通PCB板上鑽孔將會增加開發成本,而這在大批量生產時會增加成本。
    如果RF走線必須穿過信號線,那麼盡量在它們之間沿著RF走線布一層與主地相連的地。如果不可能的話,一定要保證它們是十字交叉的,這可將容性耦合減到最小,同時儘可能在每根RF走線周圍多布一些地,並把它們連到主地。此外,將并行RF走線之間的距離減到最小可以將感性耦合減到最小。
    一個實心的整塊接地面直接放在表層下第一層時,隔離效果最好,儘管小心一點設計時其它的做法也管用。我曾試過把接地面分成幾塊來隔離模擬、數字和RF線路,但我從未對結果感到滿意過,因為最終總是有一些高速信號線要穿過這些分開的地,這不是一件好事。
    在PCB板的每一層,應布上儘可能多的地,並把它們連到主地面。儘可能把走線靠在一起以增加內部信號層和電源分配層的地塊數量,並適當調整走線以便你能將地連接過孔布置到表層上的隔離地塊。應當避免在PCB各層上生成遊離地,因為它們會像一個小天線那樣拾取或注入噪音。在大多數情況下,如果你不能把它們連到主地,那麼你最好把它們去掉。

本文小結
    在拿到一張工程更改單(ECO)時,要冷靜,不要輕易消除你所有辛辛苦苦才完成的工作。一張ECO很輕易使你的工作陷入混亂,不管需要做的修改是多麼的微小。當你必須在某個時間段里完成一份工作時,你很容易就會忘記一些關鍵的東西,更不用說要作出更改了。
    不論是不是“黑色藝術”,遵守一些基本的RF設計規則和留意一些優秀的設計實例將可幫助你完成RF設計工作。成功的RF設計必須仔細注意整個設計過程中每個步驟及每個細節才有可能實現,這意味著必須在設計開始階段就要進行徹底的、仔細的規劃,並對每個設計步驟的工作進展進行全面持續地評估。




[admin via 研發互助社區 ] 高速PCB設計指南(六)已經有2082次圍觀

http://cocdig.com/docs/show-post-44577.html