歡迎您光臨本站 登入註冊首頁

Cadence 模擬流程

admin @ 2014-03-26 , reply:0

概述

第一章在Allegro中準備好進行SI模擬的PCB板圖1)在Cadence中進行SI分析可以通過幾種方式得到結果:Allegro的PCB畫板界面,通過處理可以直接得到結果,或者直接以*.brd存檔。使……

第一章 在Allegro 中準備好進行SI 模擬的PCB 板圖
1)在Cadence 中進行SI 分析可以通過幾種方式得到結果:

  • Allegro 的PCB 畫板界面,通過處理可以直接得到結果,或者直接以*.brd 存檔。
  • 使用SpecctreQuest 打開*.brd,進行必要設置,通過處理直接得到結果。這實際與上述方式類似,只不過是兩個獨立的模塊,真正的模擬軟體是下面的SigXplore 程序。
  • 直接打開SigXplore 建立拓撲進行模擬。

2)從PowerPCB 轉換到Allegro 格式
在PowerPCb 中對已經完成的PCB 板,作如下操作:
在文件菜單,選擇Export 操作,出現File Export 窗口,選擇ASCII 格式*.asc 文件格式,並指定文件名稱和路徑(圖1.1)。
 
圖1.1 在PowerPCB 中輸出通用ASC 格式文件
 
圖1.2 PowerPCB 導出格式設置窗口
點擊圖1.1 的保存按鈕后出現圖1.2 ASCII 輸出定製窗口,在該窗口中,點擊“Select All”項、在Expand Attributes 中選中Parts 和Nets 兩項,尤其注意在Format 窗口只能選擇PowerPCB V3.0 以下版本格式,否則Allegro 不能正確導入。

3)在Allegro 中導入*.ascPCB 板圖
在文件菜單,選擇Import 操作,出現一個下拉菜單,在下拉菜單中選擇PADS 項,出現PADS IN 設置窗口(圖1.3),在該窗口中需要設置3 個必要參數:
 
圖1.3 轉換阿三次文件參數設置窗口
i. 在的一欄那填入源asc 文件的目錄
ii. 在第二欄指定轉換必須的pads_in.ini 文件所在目錄(也可將此文件拷入工作目錄中,此例)
iii. 指定轉換后的文件存放目錄
然後運行“Run”,將在指定的目錄中生成轉換成功的.brd 文件。
註:pads_in.ini 所在目錄路:.\Psd_14.2\Tools\PCB\bin 中。

4)在Allegro 文件菜單中使用打開功能將轉換好的PCB 板調入Allegro 中。

第二章 轉換IBIS 庫到dml 格式並載入
1)庫轉換操作過程
在Allegro 菜單中選擇Analyze \ SI/EMI SIM \Library 選項,打開“Signal Analyze Library Browser”窗口,在該窗口的右下方點擊“Translatr ->”按鈕,在出現的下拉菜單中選擇“ibis2signois”項,出現“Select IBIS Source File”窗口(圖2.1).按下“打開”按鈕,隨後出現轉換後文件存放目的設置窗口,設置后按下“保存”鍵,出現保存認定窗口(圖2.2)。注意:必須對此窗口默認的路徑設置進行修改,否則無法生成.dml 文件。
 
圖2.1 IBIS 庫轉換原文件路徑設置窗口
原該窗口的默認設置為“ibis2signoise in=E:\_ED\30\82559.ibs out=82559.dml”,實際上ibis2signoise 是一個DOS 文件,可能在一些場合,可執行文件後面的命令參數中“in=”和“out=”被認為是非法字元,所以,將它修改為“ibis2signoise E:\_ED\30\82559.ibs ”即可,它將在IBIS 文件所在目錄建立同名的dml 文件。
 
圖2.2 IBIS To dml 轉換設置路徑窗口(需修改)
轉換完成以後,會有報告文件彈出,在文件中只要沒有“Error”提示,轉換文件有效。

2)載入轉換后的dml 庫
 
圖2.3 Signal Analyze Library Browser 窗口
在Signal Analyze Library Browser 窗口(圖2.3),載入轉換后的dml 庫文件。首先點擊“Add Existing Library ->”按鈕,出現下來菜單(圖2.4),該菜單有四個選項:
1. Local Lib: 直接指定一個確定的庫文件。這些庫文件在:…\Psd_14.2\share\pcb \signal \SignalPartLib 中。
 
圖2.4 載入庫文件的幾個方法

2. Local Library Path :指定一個人目錄並將目錄中所有庫文件調入。在…\Psd_14.2\share \pcb \signal\SignalPartLib 中安裝時,內置有三個庫文件目錄(安裝時沒有選擇附加的模擬用庫):DEFAULT_LIB、Dig_lib(內含abt、als、alvc、fttl 四個子目錄)、Packages。其中als 子目錄中有X4ALS 系列標註邏輯器件庫,如74als162 等。
3. Standard Cadence Library:在載入兩個索引文件(\Psd_14.2\share\pcb\signal):cds_models.ndx和cds_partlib.ndx,前者包括模塊信息,後者包括模擬器件信息。
3)載入成功以後可以點擊set working 按鈕,將其設置為工作庫。

第三章 給器件載入對應模型
1) 給器件載入模型
在Allegro 菜單中選擇Analyze \ SI/EMI SIM \Model 選項,打開“Signal Model Assignmen”窗口(圖3.1)。
 
圖3.1 為器件指定模型窗口
在圖3.1 中顯示所有使用到的器件名稱,選中一個準備設置模型的器件並點擊Find 按鈕,出現,Model Browser 窗口(圖3.2)。在Model Name Pattern 窗口中填入“*”號,一些模型的名稱進入下面的列表框,
 
圖3.2 瀏覽模型窗口                                       圖3.2 創建模型窗口
在列表框里點擊你需要的模塊后,在圖3.1 中U1(和U2)的“Signal Name”列里就會出現它的模型名稱。

2)器件、元件的建模
如果在圖3.1 里準備載入的模型是無源器件或者是需要自己臨時創建的模型,則點擊在圖3.1 中的create model 按鈕出現圖3.2 創建模型窗口, 對於電阻電容選擇Espicemodel(選中藍色箭頭所指項目)后將出現,Creat ESpick Device Model窗口(圖3.3)。其他有源器件用IBISdevice 模型(選中紅色箭頭所指項目),然後按提示輸入value 及各管腳的功能即可,同時可以存檔生成*.dat 文件,這樣以後進行模擬時直接load 即可。此時這個新建的模型就出現在所選器件的“模型名稱“欄中。
 
圖 3.3 無源器件建模窗口
無源器件包括電阻。電容、電感,圖中的Common 項是設置該元件是否有公用(接地或電源)管腳。

第四章 定義板子的地線、電源電壓
器件模擬必須設置直流電源,否則模擬不能進行,只有定義了電壓的電源和地信號,才能在拓補結構中將電源的信號模型調進來。此操作在Logic 菜單項中選擇Identify Nets..選項,出現Identify DC Nets 窗口(圖4.1 分別選中VCC 和GND 網路,在Voltage 欄填入5V 和OV,然後確認,完成設置。
 
圖 4.1 直流電源設置窗口
調整PCB 板疊層結構滿足阻抗要求
該功能分別從Aleegro、SpecctraQuest 兩個模塊進入後進行設置。
1) 從Allegro 主窗口設置
在Tools 菜單選擇Setaup Advior 選項,出現DatBase Setup Advsor 窗口,直接按下“Next“按鈕,出現新的DatBase Setup Advsor –Cross-Section 窗口,其中有個“Edit Cross-Section”按鍵,按下此鍵進入疊層設計窗口(圖5.1),在這個類似Excel 表格式地窗口裡,輸入需要的各種參數,在表地最後一欄直接計算出該層的阻抗值。
 
圖5.1 疊層設置窗口
2) 從SpecctraQuest 窗口設置
直接從Setup 菜單選擇Cross-Section 項進入圖5.1 窗口

[admin via 研發互助社區 ] Cadence 模擬流程已經有27331次圍觀

http://cocdig.com/docs/show-post-44355.html