Timing 分析模型篇

<本文以時序分析為思想，從而引出你要進行SI分析所要具備的一系列的條件，以及如何運用SPECCTRAQUEST 進行SI/EMI分析，以及對波形計算分析>
    在SI的分析中雖然有像反射、串擾、地彈、時序(當然把時序歸為SI分析有點勉強)的分析，但我認為最為關鍵的是時序的分析，因為對於使用CADENCE/SPECCTRAQUEST的分析工具，在時序的分析計算中，就可以把反射、串擾、地彈對飛行時間所造成的影響都考慮進去了。所以在對系統的SI分析中，只要你以時序分析作為主要分析鏈，並保持一定的time margin, 系統就能夠按你所設計的速度正常運行。

模型篇

當然不管你要進行什麼分析，一定得依賴於模型，對於模型又有以下最常見的幾種：

• SPICE（Simulation Program with Integrated Circuit Emphasis）發展最早，在集成電路業界已成為模擬晶體管級電路描述的非正式標準。它基於晶體管和二極體特性參數建模，故運算量特別大，運算特別耗時（可能要幾天），因此用戶需要在模擬精度和運算耗時之間折中。SPICE模型一般不支持耦合線（或損耗線）的模擬，而這正是高速電路設計中信號完整性模擬的關鍵因素。所以在它的應用領域中，大多數只用於對電路原理方面的模擬，但對於像PCB板級模擬就顯得力不從心了。
• IBIS（Input／Output Buffer Information Specification）模型是反映晶元驅動和接收電氣特性的一種國際標準。它基於V－I曲線，對I／O Buffer快速建模，它提供一種標準的文件格式來記錄諸如激勵源輸出阻抗、上升／下降時間及輸入負載等參數，非常適合做振蕩和串擾等高頻效應的系統級計算與模擬。IBIS是一個簡單的模型，計算量小，速度快，精度高，已被廣泛選用。但它也只用在像對於信號在傳輸線上傳輸的這樣一個過程進行分析（如PCB、MCM）。對於像電路原理方面的模擬也就不適用了。
• VHDL-AMS是針對模擬和混合信號行為的建模語言。它是一個相對較新的標準，還沒有廣泛的模型開發器基礎，也不被很多模擬器支持。在它被廣泛地用來作信號完整性模擬之前，模型模擬開發器方面還有很多工作需要完成。
• Quantic EMC 是信號完整性和電磁兼容軟體模擬分析工具，是西門子公司專用的電磁兼容分析工具。它可以很方便地進行信號完整性和電磁干擾的模擬，它的功能強大，效率高。
• XTK是Viewlogic公司在高速系統設計領域研發的高性能信號完整性分析工具，它可以準確地分析複雜的印刷電路板及由多塊印刷電路板構成的系統的信號質量和傳輸線延時。XTK是一個串擾分析工具包，其中包含多種分析工具。
• LineSim和BoardSim是HyperLynx公司（PADS Software的子公司）開發的模擬工具。LineSim用在布設設計以前約束布線和各層的參數，設置時鐘的布線拓撲結構，選擇元器件的速率，診斷並避免信號完整性、電磁輻射及串擾等問題。BoardSim用於布設以後快速地分析設計中的信號完整性、電磁兼容性和串擾問題，生成串擾強度報告，區分並解決串擾問題。

    但在當今的發展中，對於電路設計以及板級模擬，越來越被業界所公認的是SPICE和IBIS模型。對於IBIS 的優劣點也是比較明顯的，如下文所述：
    IBIS規範最初由一個被稱為IBIS開放論壇的工業組織編寫，這個組織是由一些EDA廠商、計算機製造商、半導體廠商和大學組成的。IBIS的版本發布情況為：1993年4月第一次推出Version1.0版，同年6月經修改後發布了Version1.1版，1994年6月在San Diego通過了Version2.0版，同年12月升級為Version2.1版，1995年12 月其Version2.1版成為ANSI/EIA-656標準，1997年6月發布了Version3.0版，同年9月被接納為IEC 62012-1 標準，1998年升級為Version3.1版，1999年1月推出了當前最新的版本Version3.2版。
IBIS本身只是一種文件格式，它說明在一個標準的IBIS文件中如何記錄一個晶元的驅動器和接收器的不同參數，但並不說明這些被記錄的參數如何使用，這些參數需要由使用IBIS模型的模擬工具來讀取。欲使用IBIS進行實際的模擬，需要先完成以下四件工作：
（1）獲取有關晶元驅動器和接收器的原始信息源；
（2）獲取一種將原始數據轉換為IBIS格式的方法；
（3）提供用於模擬的可被計算機識別的布局布線信息；
（4）提供一種能夠讀取IBIS和布局布線格式並能夠進行分析計算的軟體工具。
      IBIS是一種簡單直觀的文件格式，很適合用於類似於Spice（但不是Spice，因為IBIS文件格式不能直接被Spice工具讀取）的電路模擬工具。它提供驅動器和接收器的行為描述，但不泄漏電路內部構造的知識產權細節。換句話說，銷售商可以用IBIS模型來說明它們最新的門級設計工作，而不會給其競爭對手透露過多的產品信息。並且，因為IBIS是一個簡單的模型，當做簡單的帶負載模擬時，比相應的全Spice三極體級模型模擬要節省10～15倍的計算量。
    IBIS提供兩條完整的V－I曲線分別代表驅動器為高電平和低電平狀態，以及在確定的轉換速度下狀態轉換的曲線。V－I曲線的作用在於為IBIS提供保護二極體、TTL晶體管驅動源和射極跟隨輸出等非線性效應的建模能力。

一、由上可知，IBIS模型的優點可以概括為：

1. 在I/O非線性方面能夠提供準確的模型，同時考慮了封裝的寄生參數與ESD結構；
2. 提供比結構化的方法更快的模擬速度；
3. 可用於系統板級或多板信號完整性分析模擬。 可用IBIS模型分析的信號完整性問題包括：串擾、反射、振蕩、上沖、下沖、不匹配阻抗、傳輸線分析、拓撲結構分析。IBIS尤其能夠對高速振蕩和串擾進行準確精細的模擬，它可用於檢測最壞情況的上升時間條件下的信號行為及一些用物理測試無法解決的情況；
4. 模型可以免費從半導體廠商處獲取，用戶無需對模型付額外開銷；
5. 兼容工業界廣泛的模擬平台。

二、當然，IBIS不是完美的，它也存在以下缺點：

1. 許多晶元廠商缺乏對IBIS模型的支持。而缺乏IBIS模型，IBIS工具就無法工作。雖然IBIS文件可以手工創建或通過Spice模型自動轉換，但是如果無法從廠家得到最小上升時間參數，任何轉換工具都無能為力
2. IBIS不能理想地處理上升時間受控的驅動器類型的電路（但在3.2的版本中有提供），特別是那些包含複雜反饋的電路；
3. IBIS缺乏對地彈雜訊的建模能力。IBIS模型2.1版包含了描述不同管腳組合的互感，從這裡可以提取一些非常有用的地彈信息。它不工作的原因在於建模方式，當輸出由高電平向低電平跳變時，大的地彈電壓可以改變輸出驅動器的行為。

    雖然IBIS已經被業界大多數的企業所認同，而且也成為了工業的標準。但也有一些企業有不同的認識：
    最近，IBIS模型聯合體受到日本電子工業協會（EIAJ）半導體製造商的批評，他們認為， IBIS模型刻意簡化了模型的某些方面，使之不能精確模擬擺率(Slew rate)、數字地對模擬地的干擾和複雜引腳結構的影響。EIAJ的建議是使用一個基於Spice的查表系統。
    “IMIC”集成電路I/O介面模型(Interface Models for Integrated Circuits)，建立了電源線、地線和連接器引腳/引腳之間的RLC網路模型。儘管IMIC是一個簡化的查詢表格，但是多數權威人士認為，它能提供更為精確的信號異常的描述方法，如數字地對模擬地的干擾。
    EIAJ的異軍突起令IBIS聯合體進退兩難，把EIAJ模型融合到IBIS模型兼容？讓下一代IBIS標準逼近EIAJ的思路？或者乾脆讓半導體和EDA工具供應商來決定應該給顧客提供何種模型？在今年2月SAN JOSE舉行的DesignCon’99上將共同探討這些問題。
    有損集總負載 在深入研究三維(3D)內部互連結構的影響方面，Ansoft公司以“場論解決方案”而著稱，它採用Maxwell電磁場方程對印製板走線、過孔、IC引腳和連接器引腳的金屬互連的輻射模式進行計算。為計算渦流的大小，Ansoft的軟體從金屬互連的3D幾何結構中提取一個RC網路模型。提取出來的模型重新定義一個3D金屬互連結構，就像由許多RS或CS組成的網路迴路一樣。例如一個連接器引腳，在顯微鏡下就像紐約帝國大廈或香港中國銀行大廈。這些RC網路可依次輸入Spice模擬器來分析它們對信號時序的影響。
    雖然說眾說紛紛，但我認為讓他們吵吧，因為無論如何，對於以上各個牛人和牛公司的說法，建議。而我使用的是CADENCE/SPECCTRAQUEST分析工具，因為在它的工具裡面，有它自已的DML、IML語法、語言來描述模型，只要你熟悉DML、IML語法，你就可以對任何的模型作任何的描述，而且它也支持IBIS、QUAD的模型，所以對於我們使用者來說，以不變應萬變。
    既然大概地了解了各種模型的特點和應用的領域,下一步關心的當然是模型的來源和模型的正確與否。因為模型的來源和模型的正確與否這都意味著企業的開支，研發成本，以及分析的精度。
模型的來源有多種方法：

1. 首先以晶元廠商提供為主要的來源。大多數廠商提供的模型也比較準確，所以如果能從這個渠道獲得，哪么研發部門也不用在這一步上花費付額外開銷，但通常來說，這一步大多數要建立在雙方有貿易上。
2. 其次也可以向一些專門從事模型編寫的企業獲得。因為在現在的硬體開發流程中信號完整性越來越被重視，所以也誕生了這樣一些以寫模型的企業，雖然他們可能沒有多大的規模。當然這一渠道是要付費的，但模型相對來說是比較準確的。
3. 當然在網上也有一些免費獲得的途徑，但除了數量很少以外，模型也較為不準確，通常在高要求的設計中很少用到這一渠道。
4. 最後，研發部門也可以建立自己的模型編寫部門，既可以內也可對外供應。

當你得到了模型，也不定馬上就可以用的，通常還要求有一個合適的模型檢查工具，許多公司都提供了這方面的工具：

• Cadence/model integrity工具，它是基於Windows平台的 IBIS模型編輯、它不但可以檢查IBIS的語法錯誤，而且也可以以圖形方式顯示IBIS模型的V/I曲線；
• IBISCHK，是IBIS模型的語法分析器，用來檢查IBIS模型的語法錯誤；
• S2iplt，此工具可以以圖形方式顯示IBIS模型的V/I曲線，它是屬於UNIX版本的；
• S2IBIS，此工具可以將現有的HSPICE、PSPICE或SPICE3模型轉換為IBIS模型；
• Visual IBIS Editor，是Hyperlynx公司開發的基於Windows平台的 IBIS模型編輯、語法檢查及V/I曲線顯示工具。