基於Modelsim FLI介面的協同模擬

admin @ 2014-03-26 , reply:0

1 前言
    協同模擬就是利用模擬工具提供的外部介面,用其它程序設計語言(非HDL語言,如c語言等)編程,用輔助模擬工具進行模擬。Modelsim提供了與c語言的協同模擬介面。以Windows平台為例,用戶可通過modelsim提供的c語言介面函數編程,生成動態鏈接庫,由modelsim調用這些動態鏈接庫進行輔助模擬,如圖1所示。
 
圖1 協同模擬示意圖

2 Modelsim及FLI介面介紹
    Modelsim是Model Technology(Mentor Graphics的子公司)的HDL硬體描述語言模擬軟體,可以實現VHDL、Verilog以及VHDL-Verilog混合設計的模擬。除此之外,Modelsim還能夠與c語言一起對HDL設計文件實現協同模擬。同時,相對於大多數的HDL模擬軟體來說,Modelsim在模擬速度上也有明顯優勢。這些特點使Modelsim越來越受到EDA設計者、尤其是FPGA設計者的青睞。
    Modelsim的FLI(Foreign Language Interface)介面,提供了c語言動態鏈接程序與模擬器的介面,可以通過c語言編程對設計文件進行輔助模擬。

3 協同模擬系統的結構及意義
    Modelsim與c語言協同模擬,一是用於產生測試向量,避免手工編寫測試向量的繁瑣;二是可以根據程序計算結果自動檢查模擬結果正確與否;三是模擬其它模塊(如RAM)的功能,在系統級對設計文件模擬。實踐中一般是把一和二結合在一起,用程序產生模擬向量,一方面輸出給設計文件作為輸入,另一方面由程序本身對該向量計算,把得到的結果與模擬器的輸出結果比較,檢查邏輯是否正確,如圖2所示。至於模擬功能,現在已經有一些通用晶元的模擬程序,如denali可以模擬RAM的功能。另外,用戶也可以利用modelsim提供的編程介面自己模擬一些晶元的行為,然後與設計文件連接到一起模擬。
 
圖2 語言測試程序對VHDL設計文件的協同模擬結構圖

4 C語言對VHDL設計文件的協同模擬
4.1 構成框圖
    模擬文件的構成如圖3所示,包括HDL文件和動態鏈接庫(即c程序)。圖中c程序對應的VHDL文件要負責聲明對應的動態鏈接庫文件名及初始化函數,另外還可以給出一些調用參數。動態鏈接中用到的輸入輸出信號也要在對應的VHDL文件中聲明。

圖3 模擬文件構成示意圖
    例如,假定有一個DLL文件名為sim.dll,對應的初始化函數為sim_init,有輸入信號in1、in2,輸出信號out1、out2,可以這樣編寫對應的VHDL文件
(sim.vhd):
library ieee;
use ieee.std_logic_1164.all;
entity sim is
port(
in1 :in std_logic;
in2 :in std logic;
out1 :out std_logic;
out2 :out std_logic;
);
end entity sire;
architecture dll of sim is
attribute foreign :string;
attribute foreign of dll :architecture is "sim_init
sim.dll”
begin
end;
    模擬時,模擬器對頂層的HDL文件進行模擬,並根據各VHDL文件的動態鏈接庫聲明來調用、執行相應的動態鏈接庫。
4.2 動態鏈接庫的程序結構
    利用modelsim模擬時,可根據VHDL文件的聲明,調用DLL文件(如sim.dll)。在VHDL文件中已經給出了調用文件(sim.dll)和初始化函數名(如sim_init),modelsim根據這些信息,調用sim.dll中的sim_init函數,完成初始化工作。初始化包括:
①初始化全局變數;
②設置VHDL輸入輸出信號與c程序變數的對應關係;
③設置輸出信號的一些初始狀態(mti_ScheduleDriver);
④設置在模擬器重新模擬(restart)和模擬器退出模擬(quit)等情況下執行的一些函數(mti_AddRestartCB和mti_AddQuitCB等),如釋放動態申請內存等;
⑤設置敏感表,給出在某些信號發生變化(如時鐘上升沿等)時執行的函數。
⑥其它。
C程序的設計步驟如下:
(1)包含頭文件,包括c程序常用的一些頭文件和modelsim給出的外部語言介面頭文件mti.h。Modelsim給出的外部介面函數說明、類型定義等都在mti.h中。
(2)定義自己的結構體,這一點主要是為了編程方便,例如輸入輸出信號對應的變數在各函數中基本上都會用到,可以把這些變數定義成一個結構,便於參數傳遞。
(3)編寫初始化函數
初始化函數的定義為:
init_func(mtiReginoIdT region,char *param,
mtiInterfaceListT *generics,mtiInterfaceListT *ports)
    各參數的意義可以參閱modelsim用戶手冊。
    下面結合上面給出的初始化函數要完成的任務進行詳細說明。
a.初始化全局變數(略)
b.設置VHDL輸入輸出信號與c程序變數的對應關係。這是通過調用mti_FindPort函數實現的。mti_FindPort函數定義為:
mfiSignalIdT mti_FindPort(mtiInterfaceListT *list,char *name);
例如,定義輸入輸出信號對應的結構ip:
PortStruct ip;
就可以用:
ip_in1=mti_FindPort(ports,"in1");
    來實現輸入信號in1與變數in1的對應關係。
    對輸出信號來說,它的目的是產生驅動。因此,這些變數(out1和out2)除了要找到對應的輸出信號外,還要驅動這些信號。對信號的驅動可以通過調用mti_CreateDriver函數來實現。該函數的定義為:
mtiDriverIdT mti_CreateDriver(mtiSignalIdT sig);
    由於這些變數一般只用於對外驅動,因此可以簡單寫成下面的形式:
ip.out1 = mti+ CreateDriver(mti_FindPort(ports,"out1"));
C.調用mti_ScheduleDriver函數,設置輸出信號的初始狀態。mti_ScheduleDriver函數的定義為:
void mti_ScheduIeDriver(mtiDriverIdT driver,long value,mtiDelayT delay,mtiDriverModeT mode);
    其中,driver是輸出信號對應的變數名,如ip.out1和ip.out2;value是要設置(驅動)的值,如高電平('1',對應value為3)、低電平('0',對應value為2)、高阻('z',對應value為4)、未賦值('U',對應value為0)等等;delay是從當前時間開始到把信號驅動成給定值(value)的等待時間,單位與模擬器當前使用的最小時間單位相同;mode為信號模式,有兩個值可供選擇:MTI_INERTIAL或者是MTI_TRANSPORT,分別對應於標準VHDL語言的INERTIAL和TRANSPORT。例如,設置信號out1的初始狀態為低電平:
mti_ScheduleDriver(ip.out1,2,0,MTI_INERTIAL);
d.設置在模擬器重新模擬(運行命令restart)或退出模擬(運行命令quit-sim)等情況下調用的函數。這一部分主要是為了釋放內存或者保存當前狀態等。以restart為例,假設在程序中用malloc申請了存儲空間buf,在模擬器"restart"時需要釋放,就可以用以下的函數調用來註冊:
mti_AddRestartCB(free,buf);
    註冊后,當模擬器運行命令restart時就會調用free(buf)。
    其它一些函數可以參照modelsim的用戶手冊這裡不再詳述。
e.設置敏感表,給出在某些信號發生某些變化時(如時鐘上升沿等)執行的函數。例如,在輸入信號in1發生變化時,要執行函數in1_change(in1_change為用戶定義好的函數),可以這樣定義:
processed proc;
proc=mti_CreateProcess("P_in 1 change",in1_
change,&ip);
mti_Sensitize(proc,ip.in1,MTI_EVENT);
    也就是說,先創建進程,然後設置敏感表。當滿足敏感表的條件時,模擬器就會執行該進程。mti_CreateProcess函數的定義為:
mtiProcessldT mti_CreateProcess(char *name,mtiVoidFuncPtrT func,void * Param);其中,name是將要在模擬器窗口中顯示的名稱;func是要執行的函數;後面的param是要傳給func的參數。mti_Sensitize的定義為:
void mti_Sensitize(mtiProcessIdT proc,mtiSignalIdT sig,mtiProcessTriggerT when);
    其中,proc為調用mti_CreateProcess的返回值;sig為信號名,即VHDL文件的輸入輸出信號對應於C程序的變數;when可以取MTI_EVENT或者MTI_ACTIVE兩種值。
4.3 C程序的編譯
    對Windows平台,採用的編譯器是MicrosoftVisual C++,並用如下的命令進行編譯:
cl -c -I <install_dir> app.c
link -dll -export:<C_init_function> app.obj
<install_dir> modeltech.lib
上面的<install_dir>是modelsim的安裝目錄,<C_init_function>是c程序的初始化函數名,如我們給出的sim.c的sim_init。編譯之後就可以生成.dll文件。
    模擬向量是用c語言還是用HDL直接產生,要視設計者的應用而定,選取最簡單的方式。在大多數情況下,用c語言和HDL聯合生成測試向量會更方便些。

5 結論
    利用Moelsim的FLI功能,用c語言對所設計的模型進行功能驗證,可以加大驗證代碼的覆蓋率,減少驗證代碼的複雜度,加快驗證的速度,縮短設計周期,可以更好的驗證系統的通用性。另外,Modelsim的FLI功能使硬體描述語言(Verilog,VHDL)與c語言緊密結合在一起,為設計人員提供了更廣闊的驗證平台,更方便的驗證方法。




[admin via 研發互助社區 ] 基於Modelsim FLI介面的協同模擬已經有1341次圍觀

http://cocdig.com/docs/show-post-42975.html