印製電路板設計中的抗干擾措施與電磁兼容性研究

    印製電路板(PCB)是電子產品中電路元件和器件的支撐件，它提供電路元件和器件之間的電氣連接，是目前電子器材用於各類電子設備和系統的主要裝配方式。鑒於PCB設計的好壞對抗干擾能力影響很大，因此，PCB的設計除必須遵守一般原則之外，還應符合抗干擾設計與電磁兼容性的要求。

一． 電路板設計的一般原則
1．布局
    首先應考慮PCB尺寸大小。PCB尺寸過大，印製線條長，阻抗增加，抗雜訊能力下降，成本也增加；過小，則散熱不好，且鄰近線條易受干擾。在確定PCB尺寸后，再確定元件的位置，一般來說，應把模擬信號、高速數字電路、雜訊源(如繼電器、大電流開關等)這三部分合理分開，使相互間的信號耦合為最小。最後，根據電路的功能單元，對電路的全部元器件進行布局。在確定元件的位置時要遵守以下原則：

1. 按照電路的流程安排各個功能電路單元的位置，便於信號流通，並使信號儘可能保持一致的方向。
2. 以每個功能電路的核心元件為中心進行布局。元器件應均勻、整齊緊湊地排列，盡量減少和縮短各元器件之間的引線和連接。
3. 在高頻下工作的電路，要考慮元器件之間的分佈參數。一般電路應尺可能使元器件平行排列，以利於裝焊及批量生產且美觀。
4. 位於電路板邊緣的元器件，離電路板邊緣一般不小於2mm。電路板的最佳形狀為矩形，長寬比為3：2或4：3，其尺寸大於200x150mm時，應考慮電路板所受的機械強度。
5. 儘可能縮短高頻元器件之間的連線，設法減少它們的分佈參數和相互間的電磁干擾。易受干擾的元器件不能相互挨得太近，輸入和輸出元件應盡量遠離。
6. 某些元器件或導線之間可能有較高的電位差，應加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試時手不易觸及的地方。
7. 重量超過15g的元器件應當用支架加以固定，然後焊接。那些又大又重、發熱量多的元器件，不宜裝在印製板上，而應裝在整機的機箱底板上，且應考慮散熱問題。熱敏元件應遠離發熱元件。
8. 對於電位器、可調電感線圈、可變電容器、微動開關等可調元件的布局應考慮整機的結構要求。若是機內調節，應放在印製板上便於調節的地方；若是機外調節，其位置要與調節旋鈕在機箱面板上的位置相適應。
9. 應留出印製板定位孔及固定支架所佔用的位置。

2、布線
布線的原則如下：

1. 輸入、輸出端用的導線應盡量避免相鄰平行，最好加線間地線， 以免發生反饋耦合。
2. 導線的最小寬度主要由導線與絕緣基板間的粘附強度和流過它們的電流值決定，當銅箔厚度為0.05mm、寬度為1～15mm時，通過2A的電流，溫度不會高於3℃ 。因此，導線寬度為1.5mm便可滿足要求。對於集成電路尤其是數字電路，通常選寬度為0.02～0.3mm的導線，當然，只要允許，還是儘可能用寬線，尤其是電源線和地線。導線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對於集成電路尤其是數字電路，只要工藝允許，可使間距小至5～8mm。
3. 印製導線拐彎處一般取圓弧形，而直角或夾角在高頻電路中會影響電氣性能。此外，盡量避免使用大面積銅箔，否則，長時間受熱時，易發生銅箔膨脹和脫落現象。必須用大面積銅箔時，最好用柵格狀，這樣有利於排除銅箔與基板間粘合劑受熱產生的揮發性氣體。

二 電路板及電路抗干擾措施
    印製電路板的抗干擾設計與具體電路有著密切的關係，以下從四個方面討論PCB抗干擾設計的措施。
1、電源線設計
 根據印製線路板電流的大小，盡量加粗電源線寬度，減少環路電阻。同時使電源線、地線的走向和數據傳遞的方向一致，這樣有助於增強抗雜訊能力。

2、地線設計
印刷電路板上，電源線和地線最重要。克服電磁干擾，最主要的手段就是接地。對於雙面板，地線布置特別講究，通過採用單點接地法，電源和地是從電源的兩端接到印刷線路板上來的，電源一個接點，地一個接點。印刷線路板上，要有多個返回地線，並都會聚到回電源的那個接點上，就是所謂單點接地。所謂模擬地、數字地、大功率器件地開分，是指布線分開，而最後都彙集到這個接地點上來。與印刷線路板以外的信號相連時，通常採用屏蔽電纜。對於高頻和數字信號，屏蔽電纜兩端都接地。低頻模擬信號用的屏蔽電纜，一端接地為好。如能將接地和屏蔽正確結合起來使用，可解決大部分干擾問題。電子設備中地線結構大致有系統地、機殼地(屏蔽地)、數字地(邏輯地)和模擬地等。地線設計的原則是：

1. 數字地與模擬地分開。若線路板上既有邏輯電路又有線性電路，應使它們盡量分開，分別與電源端地線相連，並儘可能加大線性電路的接地面積。低頻電路的地應盡量採用單點並聯接地，實際布線有困難時可部分串聯后再並聯接地。高頻電路宜採用多點串聯接地，地線應短而粗，高頻元件周圍盡量用柵格狀大面積地箔。
2. 接地線應盡量加粗。若接地線很細，則接地電位隨電流的變化而變化，致使電子設備的定時信號電平不穩，抗雜訊性能變壞。因此應將接地線加粗，使它能通過三倍於印製板上的允許電流。如有可能，接地線寬度應在2～3mm 以上。
3. 正確選擇單點接地與多點接地。在低頻電路中，信號的工作頻率小於1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環流對干擾影響較大， 因而應採用一點接地。當信號工作頻率大於10MHz時，地線阻抗變得很大，此時應盡量降低地線阻抗，應採用就近多點接地。當工作頻率在1～10MHz時，如果採用一點接地，其地線長度不應超過波長的1/20，否則應採用多點接地法。
4. 將接地線構成閉環路。設計只由數字電路組成的印製電路板的地線系統時，將接地線做成閉環路可以明顯的提高抗雜訊能力。其原因在於：印製電路板上的很多集成電路元件，尤其遇到耗電多的元件時，因受接地線粗細的限制，會在地結上產生較大的電位差，引起抗雜訊能力下降，若將接地構成環路，則會縮小電位差值，提高電子設備的抗雜訊能力。

3、合理設置退耦電容
    性能好的高頻去耦電容可以去除高到1GHZ的高頻成份。瓷片電容或多層陶瓷電容的高頻特性較好。去耦電容有兩個作用：一方面旁路除掉該器件的高頻雜訊。數字電路中典型的去耦電容為0.1uF，有5nH分佈電感，它的并行共振頻率大約在7MHz左右，對於10MHz以下的雜訊有較好的去耦作用，對40MHz以上的雜訊幾乎不起作用。1uF、10uF電容，并行共振頻率在20MHz以上，去除高頻率雜訊的效果要好一些。在電源進入印刷板的地方並一個1uF或10uF的去高頻電容往往是有利的，即使是用電池供電的系統也需要這種電容。每10片左右的集成電路要加一片充放電電容，或稱為蓄放電容，電容大小可選10uF。最好不用電解電容，電解電容是兩層薄膜捲起來的，這種捲起來的結構在高頻時表現為電感，最好使用膽電容或聚碳酸酯電容。去耦電容值的選取並不嚴格，可按C=1/f計算， 即10MHz取0.1uF。對微控制器構成的系統，取0.1～0.01uF之間都可以。退耦電容的一般配置原則是：

1. 電源輸入端跨接10～100uF的電解電容器。如有可能，接100uF以上的更好。
2. 原則上每個集成電路晶元都應布置一個0.01uF的瓷片電容，如遇印製板空隙不夠，可每4～8個晶元都應布置一個1～10uF的鉭電容。
3. 對於抗雜訊能力弱、關斷時電源變化大的器件，如RAM、ROM存儲器件，應在晶元的電源線和地線之間直接接入退耦電容。
4. 電容引線不能太長，尤其是高頻旁路電容不能有引線。

4、特殊器件的處理

1. 在印製板中有接觸器、繼電器、按鈕等元件時，操作它們時均會產生較大火花放電，必須採用RC電路來吸收放電電流。一般R取1～2KΩ，C取2.2～47uF。
2. CMOS的輸入阻抗很高，易受感應，因此在使用時對不用端要接地或接正電源。
3. 選用外時鐘頻率低的微控制器可以有效降低雜訊和提高系統的抗干擾能力。為減小信號傳輸中的畸變，信號在印刷板上傳輸，其延遲時間不應大於所用器件的標稱延遲時間。
4. 注意印刷線板與元器件的高頻特性。在高頻情況下，印刷線路板上的引線、過孔、電阻、電容、接插件的分佈電感與電容等不可忽略。電阻對高頻信號產生的反射，會對引線的分佈電容起作用，當引線長度大於雜訊頻率相應波長的1/20時，就產生天線效應，雜訊通過引線向外發射。

三、電磁兼容性設計
    對於微控制器時鐘頻率與匯流排周期特別快、含有大功率與大電流驅動電路以及含有微弱模擬信號電路與高精度A/D變換電路的系統，應特別注意抗電磁干擾。
1、印刷電路板設計中的電磁兼容性措施

1. 數字地與模擬地分開，地線加寬，以解決公共阻抗耦合問題。
2. 在布局時若高速、中速和低速混用時，注意不同的布局區域，且模擬電路和數字邏輯要分離。
3. 布線時專用零伏線、電源線的走線寬度≥1mm，電源線和地線儘可能靠近，整塊印刷板上的電源與地要呈“井”字形分佈，以便使分佈線電流達到均衡。
4. 要為模擬電路專門提供一根零伏線。
5. 為減少線間串擾，必要時可增加印刷線條間距，有意安插一些零伏線作為線間隔離。
6. 印刷電路的插頭也要多安排一些零伏線作為線間隔離。
7. 特別注意電流流通中的導線環路尺寸。
8. 如有可能在控制線的入口處加接RC去耦，以便消除傳輸中可能出現的干擾因素。
9. 線寬不要突變，導線不要突然拐角(≥90度)。
10. 在印刷線路板上使用邏輯電路時，凡能不用高速邏輯電路的就不用，並在電源與地之間加去耦電容。

    可用串電阻的辦法，降低控制電路上沿跳變速率；盡量為繼電器等提供某種形式的阻尼；使用滿足系統要求的最低頻率時鐘且時鐘產生器盡量靠近到用該時鐘的器件；石英晶體振蕩器外殼要接地；用地線將時鐘區圈起來，時鐘線盡量短；I/O驅動電路盡量靠近印刷板邊，讓其儘快離開印刷板；對進入印刷板的信號要加濾波，從高雜訊區來的信號也要加濾波，同時用串終端電阻的辦法，減小信號反射；集成電路上該接電源的端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端印製板盡量使用45折線而不用90折線布線以減小高頻信號對外的發射與耦合印製板按頻率和電流開關特性分區，雜訊元件與非雜訊元件要距離遠一些單面板和雙面板用單點接電源和單點接地；時鐘、匯流排、片選信號要遠離I/O線和接插件；模擬電壓輸入線、參考電壓端要盡量遠離數字電路信號線，特別是時鐘；對A／D類器件，數字部分與模擬部分不要交叉；時鐘線垂直於I/O線比平行I/O線干擾小，時鐘元件引腳遠離I/O電纜；元件引腳盡量短，去耦電容引腳盡量短關鍵的線要盡量粗，並在兩邊加上保護地；高速信號線要短要直；對雜訊敏感的線不要與大電流、高速開關線平行；石英晶體下面以及對雜訊敏感的器件下面不要走線弱信號電路、低頻電路周圍不要形成電流環路；任何信號都不要形成環路，如不可避免，讓環路區盡量小；每個電解電容邊上都要加一個小的高頻旁路電容用大容量的鉭電容或聚酯電容而不用電解電容作電路充放電儲能電容，使用管狀電容時，外殼要接地。

2、配套於印刷電路板的開關電源的電磁兼容性
    電源在向系統提供能源的同時，也將其雜訊加到所供電的電源上。電路中微控制器的複位線、中斷線以及其它，一些控制線最容易受外界雜訊的干擾。電網上的強幹擾通過電源進入電路，即使電池供電的系統，電池本身也有高頻雜訊。模擬電路中的模擬信號更經受不住來自源的干擾。
    開關電源對電網傳導的騷攏及開關電源的輻射騷擾的主要因素是非線性流和初級電路中功率晶體管外殼與散熱器之間的耦合在電源輸入端產生的傳導共模雜訊。抑制方法為：對開關電壓波形進行“修整”：在晶體管與散熱器之間加裝屏蔽層的絕緣墊片，在市電輸入電路中加接電源濾波器儘可能地減小環路面積在次線整流迴路中使用軟恢復二極體或在二極體上並聯聚酯薄膜電容器；對晶體管開關波形進行“修整”。另外，由於二極體反向電流陡變及迴路分佈電感與二極體結電容等形成高頻衰減振蕩，而濾波電容的等效串聯電感又削弱了濾波的作用，因此在輸出改波中出現尖峰干擾，為此應加小電感和高頻電容以減速小輸出雜訊。

3、傳輸線的電磁兼容性
    傳輸電纜的形式較多，雙絞絲在低於100KHz下使用非常有效，高頻下因特性阻抗不均勻及由此造成的波形反射而受到限制；帶屏蔽的雙絞線，信號電流在兩根內導線上流動，雜訊電流在屏蔽層里流動，因此消除了公共阻抗的耦合，而任何干擾將同時感應到兩根導線上，使雜訊相消；非屏蔽雙絞線抵禦靜電耦合的能力差些，但對防止磁場感應仍有很好作用，其屏蔽效果與單位長度的導線扭絞次數成正比同軸電纜有較均勻的特性阻抗和較低的損耗，從直流到甚高頻都有較好特性。傳輸線最好的接線方式是信號與地線相間，稍次的方法是一根地、兩根信號再一根地依次類推，或專用一塊接地平板，將負載直接接地的方式是不合適的，這是因為兩端接地的屏蔽層為磁感應的地環路電流提供了分流，使得磁場屏蔽性能下降。
    至於電纜線的端接，在要求高的場合要為內導體提供360°的完整包裹，並用同軸接頭來保證電場屏蔽的完整性。

4、靜電的防護
    靜電放電可通過直接傳導、電容耦合和電感耦合三種方式進入電子線路。直接對電路的靜電放電經常會引起電路的損壞，對鄰近物體的放電通過電容或電感耦合，會影響到電路工作的穩定性。防護方法：建立完善的屏蔽結構，帶有接地的金屬屏蔽殼體可將放電電流釋放到地金屬外殼接地可限制外殼電位的升高，造成內部電路與外殼之間的放電；內部電路如果要與金屬外殼相連時，要用單點接地，防止放電電流
流過內部電路；在電纜入口處增加保護器件；在印刷板入口處增加保護環(環與接地端相連)。