LVDS系統的設計要求設計者應具備超高速單板設計的經驗並了解差分信號的理論。設計高速差分板並不困難,下面將簡要介紹一下各注意點。
1 PCB板
2 板上導線
3 差分線
4 終端
5 未使用的管腳
所有未使用的LVDS接收器輸入管腳懸空,所有未使用的LVDS和TTL輸出管腳懸空,將未使用的TTL發送/驅動器輸入和控制/使能管腳接電源或地。
6 媒質(電纜和連接器)選擇
7 在雜訊環境中提高可靠性設計
LVDS 接收器在內部提供了可靠性線路,用以保護在接收器輸入懸空、接收器輸入短路以及接收器輸入匹配等情況下輸出可靠。但是,當驅動器三態或者接收器上的電纜沒有連接到驅動器上時,它並沒有提供在雜訊環境中的可靠性保證。在此情況下,電纜就變成了浮動的天線,如果電纜感應到的雜訊超過LVDS內部可靠性線路的容限時,接收器就會開關或振蕩。如果此種情況發生,建議使用平衡或屏蔽電纜。
根據實際情況,正確分析設計發送/接收器的“門控端”,使發送接收數據器受控,當不需要建立發送/接收鏈路時候,關閉接收器是避免干擾的有效途徑。
實際應用中常見問題
1 PCB走線問題
2 過孔問題
3 信號分發問題
對LVDS信號進行分發處理,即將一路LVDS信號發送到多個接收器件,是我們經常會用到的。
4 LVDS交叉開關矩陣
有時候,我們在設計中,需要對LVDS信號進行交叉接續,如,對LVDS形式的時鐘,通訊進行多路選擇控制。此時,可以運用LVDS交叉矩陣晶元來完成設計。
5 3.6 LVDS與RS422/RS485的應用設計比較
其實,RS422電平也是差分形式,其電平幅度比LVDS要大一些,抗干擾能力比LVDS強一些,在RS422電平規範中,支持的最大速率為10Mbps(傳送15米)。當時鐘或者數據低於10Mbps,但對抗干擾要求嚴格一些的時候,使用RS422方式比LVDS優點就明顯一些。這在公司的產品中不難發現,如:交換機中,處於不同背板層的單板之間傳送時鐘,就是使用的RS422方式。有的系統,機架上不同層的板與板之間的同步通訊,速度不高時,數據與時鐘都採用了RS422電平介面。與RS485相比,RS422電路中,只能有一個發送器,最多可有10個接收器。
RS485電平也是差分形式,其電平幅度比RS422還大,可以兼容掉RS422介面。支持的最大速率為10Mbps(傳送15米)。RS485抗干擾能力更強,而且支持多個發送器(32個)多個接收器(32個)聯接在一起。與RS422相比,RS485更適合距離遠,環境條件差的多點通信設計。如一個集中監控單元,對同時擺在機房內的各個交換機的多個電源板進行監控,組成分散式監控。
選擇RS422介面,進行同步串列通訊設計,既有時鐘傳送,又有數據傳送,一般只在系統內,如同一個背板上槽位相距遠一點的單板間進行;或者在同一個機架上,不同背板層的的單板間通過雙絞線電纜進行。若在同一背板上,槽位相距不遠,把通訊設計成LVDS介面,也是完全可以的。
在不同系統,不同機架上,一般不進行同步串列通訊設計,主要是從可靠性角度而言的。不同系統,不同機架,數據速率不高,設計成RS485形式的非同步串列通訊,更顯得合適一些。
[admin via 研發互助社區 ] LVDS系統設計已經有2712次圍觀
http://cocdig.com/docs/show-post-44303.html