在高速邏輯電路或高頻電路中，印刷電路板的布線對PCB的電磁兼容性(EMC)和電路的性能有重要影響。本文介紹電路板上傳輸線的阻抗計算公式、信號線的布局原則和傳輸導線的長度估計表。
傳輸線阻抗計算公式 
圖1：傳輸導線模型
如圖1所示，設單線的電感為Li，互感為M，線間電容為Ci，則特徵阻抗Zo=√(Leff/C)，其中： Leff=L1+L2-2M，k=√(L1+L2)/M且C=C1+C2。 
表1：傳輸導線的耦合係數k
圖2：信號線的兩種布局方法
如圖2(a)所示，信號線與Vee或Vcc之間幾乎沒有耦合；而圖2(b)中，信號線與Vee或Vcc的耦合良好。圖2(b)的信號線布局方法，可以減少兩個電路模塊之間有效電感的數值，從而減少兩個電路參考點之間的電壓差。
PCB布線的規則
圖3：信號線的布局方法
通過恰當地布線，可以設計出相互之間耦合很低的傳輸線。如圖3所示，欲獲得低耦合、小交調，一條傳輸導線到地之間的距離d必須小於該導線到與相鄰的另一導線之間的距離。 
圖4：從包含PCB和輸出電纜的電子產品中輻射信號
可以防止輻射的導線長度如圖4所示，傳輸導線直接耦合到系統的參考點，通過一條無屏蔽線向其他的系統傳輸信號。這時，傳輸線、參考線、無屏蔽線三者可能構成一付天線，而驅動源就是IC本身。 
表2：導線的參考長度
為了防止傳輸導線上的壓降在輸出電纜上激發出天線效應，導線的長度可以參考表2。
[admin via 研發互助社區 ] 傳輸線阻抗計算和布線技巧已經有4725次圍觀
http://cocdig.com/docs/show-post-44157.html
