歡迎您光臨本站 登入註冊首頁

基於Quartus II的帶計時器功能的秒錶系統設計

admin @ ,    view:6822    reply:0

   QuartusII是Altera公司單晶元可編程系統(SOPC)設計的綜合性環境,也是適合SOPC的最全面的設計環境。它擁有現場可編程門陣列(FPGA)和複雜可編程……...

VHDL的CRC編碼器的設計

admin @ ,    view:3731    reply:0

   CRC碼是線性分組碼的一個重要子集,它是為了保證通信系統中的數據傳輸可靠性而採取的通道編碼技術。CRC碼除了具有分組碼的線性外,還具有循環性,其碼字結構一般用符號(……...

Quartus II文件的管理

admin @ ,    view:4229    reply:0

   QuartusII是一款功能強大的EDA軟體。在這個集成開發環境中,PLD使用者可以完成編輯、編譯、模擬、綜合、布局布線、時序分析、生成編程文件、編程等全套PLD開……...

基於FPGA實現的步進電機細分控制信號發生器的設計

admin @ ,    view:2376    reply:0

   步進電機響應速度快、定位精度高、無積累誤差、驅動電路及控制方法簡單,在工業控制領域獲得了廣泛應用.但由於轉動不夠平穩,運行時會發生震蕩現象,對系統的正常運行會產生不……...

FPGA控制遠程控制伺服馬達

admin @ ,    view:5320    reply:0

遠程控制伺服馬達FPGA也適合用來控制“遠程控制伺服馬達”(R/CServos)什麼是遠程伺服馬達?“遠程控制伺服馬達”由有電動機和一系列安裝在盒子里的……...

基於CPLD的多波形信號發生器設計

admin @ ,    view:2772    reply:0

   在教學實驗和教學研究中,信號發生器作為提供測試用電信號的儀器必不可少。目前通用的信號發生器一般只能輸出常用的波形信號,不能滿足某些特殊的需要,例如在電子測量教學中,……...

基於FPGA自適應數字頻率計的設計

admin @ ,    view:2920    reply:0

摘要:介紹一種以FPGA(FieldProgrammableGateArray)為核心,基於硬體描述語言VHDL的數字頻率計設計與實現。在介紹頻率測量的原理和測量方法的基礎上,針對所設計的頻率計需簡單……...

從1394 VHDL代碼移植看FPGA設計

admin @ ,    view:1848    reply:0

1引言   IEEE1394是在計算機與外設直接進行高速數據傳輸的串列匯流排,因其具有傳輸速度高、支持即插即用、支持多達63個設備級聯、以及設備間傳輸無需主機干預等特點,……...

Nios II中DRAM的使用

admin @ ,    view:2938    reply:0

   NiosII處理器可以方便的使用DRAM,從而獲得大容量的內存。這比較起許多單片機,實在是一個非常方便的地方。在這裡,我粗略的介紹一下NiosII中DRAM的使用。……...

Nios II中斷簡述及中斷調試技巧

admin @ ,    view:3525    reply:0

一、NiosII中斷簡述     NiosII的中斷處理方式帶有典型的RISC處理器的特徵,所有的中斷處理都從同一入口進入,然後由軟體加以分配。負責分……...