歡迎您光臨本站 登入註冊首頁

NIOS II 開發常見問題

admin @ ,    view:8948    reply:0

1.怎樣在TCL腳本分配管腳source<pin_assign>.tcl有點問題:#sourcestratix_pin_assign.tclcouldn'treadfile"st……...

基於SOPC的函數信號發生器的設計

admin @ ,    view:2611    reply:0

   信號發生器在電子測量和自動控制領域應用十分廣泛,常用的信號發生器大多由模擬電路構成,由於電路複雜、調試麻煩且精度低等缺點,一些複雜模擬電路已被數字電路所代替。隨著計……...

SVPWM信號發生器的VHDL實現

admin @ ,    view:3457    reply:0

   近年來,DSP在SVPWM(空間矢量脈寬調製)控制領域得到了廣泛應用。但是使用DSP單核心的控制方法仍然存在一些缺陷:基於軟體的:DSP在實現SVPWM觸發信號時需……...

基於Nios軟核CPU的uC/OS-II和LwIP移植

admin @ ,    view:2909    reply:0

   Altera公司推出的Nios軟核CPU是一種可配置的通用精簡指令集計算RISC(ReducedInstructionSetComputing)嵌入式處理器。它可以……...

用CPLD實現基於PC104匯流排的429介面板

admin @ ,    view:2769    reply:0

   PC104匯流排系統是一種新型的計算機測控平台,作為嵌入式PC的一種,在軟體與硬體上與標準的台式PC(PC/AT)體系結構完全兼容,它具有如下優點:體積小、十分緊湊……...

用CPLD實現的數字鐘控系統

admin @ ,    view:2995    reply:0

  在系統編程(ISP)器件是在20世紀90年代出現的最先進的可編程器件,它無須編程,可通過PC機經下載電纜直接對安裝在用戶目標版上的ISP器件重複編程,實現系統重構,它給電子產品……...

VHDL設計MOORE型有限狀態機時速度問題的探討

admin @ ,    view:2704    reply:0

1引言   隨著微電子技術的迅速發展,人們對數字系統的需求也在提高。不僅要有完善的功能,而且對速度也提出了很高的要求。對於大部分數字系統,都可以劃分為控制單元和數據單元兩……...

基於CPLD的DSP人機介面模塊設計

admin @ ,    view:2376    reply:0

   CPLD(ComplexprogrammableLogicDevice,複雜可編程邏輯器件)是在傳統的PAL、GAL基礎上發展而來的,具有多種工作方式和高集成、高速……...

基於CPLD的一種容錯狀態機的設計

admin @ ,    view:2520    reply:0

   狀態機是一種十分重要的時序電路,常用於描述數字系統的控制單元,在數字系統有著廣泛的應用,如步進電機、數據存儲器的讀寫、匯流排控制器等。本文結合具體課題;採用ALTE……...

基於RTL綜合策略的狀態機優化方法

admin @ ,    view:2237    reply:0

   有限狀態機及其設計技術是數字系統設計中的重要組成部分,是實現高效率、高可靠性邏輯控制的重要途徑。大部分數字系統都可以劃分為控制單元和數據單元兩個組成部分。通常,控制……...