TTL和CMOS邏輯器件

    邏輯器件的分類方法有很多，下面以邏輯器件的功能、工藝特點和邏輯電平等方法來進行簡單描述。

1：TTL和CMOS器件的功能分類
    按功能進行劃分，邏輯器件可以大概分為以下幾類： 門電路和反相器、選擇器、解碼器、計數器、寄存器、觸發器、鎖存器、緩衝驅動器、收發器、匯流排開關、背板驅動器等。
1)門電路和反相器
邏輯門主要有與門74X08、與非門74X00、或門74X32、或非門74X02、異或門74X86、反相器74X04等。
2)選擇器
選擇器主要有2-1、4-1、8-1選擇器74X157、74X153、74X151等。
3)編/解碼器
編/解碼器主要有2/4、3/8和4/16解碼器74X139、74X138、74X154等。
4)計數器
計數器主要有同步計數器74X161和非同步計數器74X393等。
5)寄存器
寄存器主要有串-並移位寄存器74X164和並-串寄存器74X165等。
6)觸發器
觸發器主要有J-K觸發器、帶三態的D觸發器74X374、不帶三態的D觸發器74X74、施密特觸發器等。
7)鎖存器
鎖存器主要有D型鎖存器74X373、定址鎖存器74X259等。
8)緩衝驅動器
緩衝驅動器主要有帶反向的緩衝驅動器74X240和不帶反向的緩衝驅動器74X244等。
9)收發器
收發器主要有寄存器收發器74X543、通用收發器74X245、匯流排收發器等。
10)匯流排開關
匯流排開關主要包括匯流排交換和通用匯流排器件等。
11)背板驅動器
背板驅動器主要包括TTL或LVTTL電平與GTL/GTL+（GTLP）或BTL之間的電平轉換器件。

2：TTL和MOS邏輯器件的工藝分類特點
    按工藝特點進行劃分，邏輯器件可以分為Bipolar、CMOS、BiCMOS等工藝，其中包括器件系列有：

• Bipolar（雙極）工藝的器件有： TTL、S、LS、AS、F、ALS。
• CMOS工藝的器件有： HC、HCT、CD40000、ACL、FCT、LVC、LV、CBT、ALVC、AHC、AHCT、CBTLV、AVC、GTLP。
• BiCMOS工藝的器件有： BCT、ABT、LVT、ALVT。

3：TTL和CMOS邏輯器件的電平分類特點
TTL和CMOS的電平主要有以下幾種：5VTTL、5VCMOS（Vih≥0.7*Vcc，Vil≤0.3*Vcc）、3.3V電平、2.5V電平等。

• 5V的邏輯器件
  5V器件包含TTL、S、LS、ALS、AS、HCT、HC、BCT、74F、ACT、AC、AHCT、AHC、ABT等系列器件
• 3.3V及以下的邏輯器件
  包含LV的和V 系列及AHC和AC系列，主要有LV、AHC、AC、ALB、LVC、ALVC、LVT等系列器件。

具體情況可以參考下圖：
 
圖1：TI公司的邏輯器件示例圖

4：包含特殊功能的邏輯器件
A．匯流排保持功能（Bus hold）
    由內部反饋電路保持輸入端最後的確定狀態，防止因輸入端浮空的不確定而導致器件振蕩自激損壞；輸入端無需外接上拉或下拉電阻，節省PCB空間，降低了器件成本開銷和功耗。ABT、LVT、ALVC、ALVCH、ALVTH、LVC、GTL系列器件有此功能。命名特徵為附加了“H”如：74ABTH16244。
 
圖2：匯流排保持功能圖                                       圖3：串列阻尼電阻圖
B．串聯阻尼電阻（series damping resistors）
    輸出端加入串聯阻尼電阻可以限流，有助於降低信號上沖/下沖雜訊，消除線路振鈴，改善信號質量。具有此特徵的ABT、LVC、LVT、ALVC系列器件在命名中加入了“2”或“R”以示區別，如ABT162245，ALVCHR162245。對於單向驅動器件，串聯電阻加在其輸出端，命名如SN74LVC2244；對於雙向的收發器件，串聯電阻加在兩邊的輸出端，命名如SN74LVCR2245。
C．上電/掉電三態（PU3S，Power up/power down 3-state）
    即熱拔插性能。上電/掉電時器件輸出端為三態，Vcc閥值為2.1V；應用於熱拔插器件/板卡產品，確保拔插狀態時輸出數據的完整性。多數ABT、LVC、LVT、LVTH系列器件有此特徵。
D．ABT 器件（Advanced BiCMOS Technology）
    結合了CMOS器件(如HC/HCT、LV/LVC、ALVC、AHC/AHCT)的高輸入阻抗特性和雙極性器件(Bipolar，如TTL、LS、AS、ALS)輸出驅動能力強的特點。包括ABT、LVT、ALVT等系列器件，應用於低電壓，低靜態功耗環境。
E．Vcc/GND對稱分佈
    16位Widebus器件的重要特徵，對稱配置引腳，有利於改善雜訊性能。AHC/AHCT、AVT、AC/ACT、CBT、LVT、ALVC、LVC、ALB系列16位Widebus器件有此特徵。
F．分離軌器件（Split-rail）
    即雙電源器件，具有兩種電源輸入引腳VccA和VccB，可分別接5V或3.3V電源電壓。如ALVC164245、LVC4245等，命名特徵為附加了“4”。

5：邏輯器件的使用指南

1. 多餘不用輸入管腳的處理
       在多數情況下，集成電路晶元的管腳不會全部被使用。例如74ABT16244系列器件最多可以使用16路I/O管腳，但實際上通常不會全部使用，這樣就會存在懸空端子。所有數字邏輯器件的無用端子必須連接到一個高電平或低電平，以防止電流漂移（具有匯流排保持功能的器件無需處理不用輸入管腳）。究竟上拉還是下拉由實際器件在何種方式下功耗最低確定。 244、16244經測試在接高電平時靜態功耗較小，而接地時靜態功耗較大，故建議其無用端子處理以通過電阻接電源為好，電阻值推薦為1～10K。
2. 選擇板內驅動器件的驅動能力，速度，不能盲目追求大驅動能力和高速的器件，應該選擇能夠滿足設計要求，同時有一定的余量的器件，這樣可以減少信號過沖，改善信號質量。 並且在設計時必須考慮信號匹配。
3. 在對驅動能力和速度要求較高的場合，如高速匯流排型信號線，可使用ABT、LVT系列。板間介面選擇ABT16244/245或LVTH16244/245，並在母板兩端匹配，在不影響速度的條件下與母板介面盡量串阻，以抑制過沖、保護器件，典型電阻值為10- 200Ω左右，另外，也可以使用並接二級管來進行處理，效果也不錯，如1N4148等（抗衝擊較好）。
4. 在匯流排達到產生傳輸線效應的長度后，應考慮對傳輸線進行匹配，一般採用的方式有始端匹配、終端匹配等。
       始端匹配是在晶元的輸出端串接電阻，目的是防止信號畸變和地彈反射，特別當匯流排要透過接插件時，尤其須做始端匹配。 內部帶串聯阻尼電阻的器件相當於始端匹配，由於其阻值固定，無法根據實際情況進行調整，在多數場合對於改善信號質量收效不大，故此不建議推薦使用。始端匹配推薦電阻值為10～51 Ω，在實際使用中可根據IBIS模型模擬模擬確定其具體值。
       由於終端匹配網路加重了匯流排負載，所以不應該因為匹配而使Buffer的實際驅動電流大於驅動器件所能提供的最大Source、Sink電流值。
   應選擇正確的終端匹配網路，使匯流排即使在沒有任何驅動源時，其線電壓仍能保持在穩定的高電平。
5. 要注意高速驅動器件的電源濾波。如ABT、LVT系列晶元在布線時，建議在晶元的四組電源引腳附近分別接0.1 μ或0.01 μ電容。
6. 可編程器件任何電源引腳、地線引腳均不能懸空；在每個可編程器件的電源和地間要並接0.1uF的去耦電容，去耦電容盡量靠近電源引腳，並與地形成儘可能小的環路。
7. 收發匯流排需有上拉電阻或上下拉電阻，保證匯流排浮空時能處於一個有效電平，以減小功耗和干擾。
8. 373/374/273等器件為工作可靠，鎖存時鐘輸入建議串入10－200歐電阻。
9. 時鐘、複位等引腳輸入往往要求較高電平，必要時可上拉電阻。
10. 注意不同系列器件是否有帶電插拔功能及應用設計中的注意事項。
11. 注意電平介面的兼容性。 選用器件時要注意電平信號類型，對於有不同邏輯電平互連的情況，請遵守本規範的相應的章節的具體要求。
12. 在器件工作過程中，為保證器件安全運行，器件引腳上的電壓及電流應嚴格控制在器件手冊指定的範圍內。邏輯器件的工作電壓不要超出它所允許的範圍。
13. 邏輯器件的輸入信號不要超過它所能允許的電壓輸入範圍，不然可能會導致晶元性能下降甚至損壞邏輯器件。
14. 對開關量輸入應串電阻，以避免過壓損壞。
15. 對於帶有緩衝器的器件不要用於線性電路，如放大器。