LVDS電路的模擬與設計

　LVDS(Low Voltage Differential Signal)低壓差分信號，最早由美國國家半導體公司（National Semiconductor）提出的一種高速串列信號傳輸電平，由於它傳輸速度快，功耗低，抗干擾能力強，傳輸距離遠，易於匹配等優點，迅速得到諸多晶元製造廠商和應用商的青睞，並通過TIA/EIA(Telecommunication Industry Association/Electronic Industries Association)的確認，成為該組織的標準（ANSI/TIA/EIA-644 standard）。LVDS信號被廣泛應用於計算機、通信以及消費電子領域，並被以PCI－Express為代表的第三代I/O標準中採用。

傳輸線阻抗設計
　LVDS信號的電壓擺幅只有350MV， 為電流驅動的差分信號方式工作，最長的傳輸距離可以達到10米以上。為了確保信號在傳輸線當中傳播時，不受反射信號的影響，LVDS信號要求傳輸線阻抗受控，其中單線阻抗為50ohms，差分阻抗100ohms。在實際應用當中，利用一些高速電路模擬分析工具，通過合理的設置層疊厚度和介質參數，調整走線的線寬和線間距，計算出單線和差分阻抗結果，來達到阻抗控制的目的。如下圖，使用Mentor公司的ePlanner工具設計差分信號的布線規則，計算出單線和差分阻抗。
　　例如通過如下的層疊和布線參數設計，得到單線阻抗為58.8Ω，差分阻抗為：102Ω

  

PCB層疊參數設置和阻抗計算結果
　但是在很多時候，同時滿足單線阻抗和差分阻抗是比較困難的。一方面，線寬（Width）和線間距(Separation)的調整範圍會受到物理設計空間的限制，例如在BGA或直列型邊緣連接器內的布線和線寬受焊盤尺寸和間距的限制；另一方面，W和S的改變都會影響到單線和差分阻抗的結果。因此，在一定的層疊條件下，了解W和S與阻抗之間的關係，對設計師設定差分佈線規則就十分有意義了。利用Mentor公司的HyperLynx軟體，可以很方便的計算出達到預定阻抗值的線寬和線間距關係。 

  
　這裡的曲線表示在當前層疊和介質條件下，達到100ohms差分阻抗的線寬和線間距之間關係。通過這個曲線，我們可以迅速判斷滿足阻抗控制要求達到的物理規則。如果條件不能滿足，則可以迅速改變層疊和介質參數，尋找新的結合點。

端接匹配（Termination）
　LVDS信號的拓撲可以是點到點單向，點到點雙向或匯流排型（multi－drop）。無論哪種應用，都需要在接收端進行端接匹配。匹配值一般等於差分組抗，為100ohms。匹配電阻在這裡主要起到吸收負載反射信號的作用，因此要求放置的距離接收器端盡量靠近。很多器件將100 ohms匹配做到片內，在設計時可以選擇使用片內的匹配電阻，從而簡化設計和PCB layout工作。但是這個片內的匹配電阻，並不在用於模擬的IBIS模型中反映出來。因此在前模擬當中，需要添加這樣一個匹配電阻；在後模擬時要使用what－if分析，在接收端使用虛擬匹配。否則，LVDS信號會因為沒有終端匹配，產生差模干擾，影響模擬結果。
　以下是使用Mentor公司的ePlanner模擬沒有終端匹配和添加了終端匹配的LVDS信號波形。
　1. ePlanner模擬點到點單向無匹配LVDS信號，信號頻率為777MHz.
 
 
 
　2. ePlanner模擬點到點單向匹配LVDS信號，信號頻率為777MHz.
 
 

差分信號布線
　一般來說，按照阻抗設計規則進行差分信號布線，就可以確保LVDS信號質量。在實際布線當中，LVDS差分信號布線應遵循以下幾點：

1.  差分對應該儘可能地短、走直線、減少布線中的過孔數，差分對內的信號線間距必須保持一致；避免差分對布線太長，出現太多的拐彎。
2.  差分對與差分對之間應該保證10倍以上的差分對間距，減少線間串擾。必要時，在差分對之間放置隔離用的接地過孔。
3.  LVDS差分信號信號不可以跨平面分割。儘管兩根差分信號互為迴流路徑，跨分割不會割斷信號的迴流，但是跨分割部分的傳輸線會因為缺少參考平面而導致阻抗的不連續。
4.  盡量避免使用層間差分信號。在PCB板的實際加工過程中，由於層疊之間的層壓對準精度大大低於同層蝕刻精度，以及層壓過程中的介質流失，層間差分信號不能保證差分線之間間距等於介質厚度，因此會造成層間差分對的差分阻抗變化。因此建議盡量使用同層內的差分。
5.  在阻抗設計時，盡量設計成緊耦合方式（即差分對線間距小於或等於線寬），差分對與差分對之間。

 
　以上為不合理的差分佈線，其中：差分對拐彎太多；差分對之間間距太近；差分對跨分割；使用層間差分。

接插件的選擇
　LVDS設計當中應該選用適合差分信號的高速接插件，一方面，接插件的特徵參數能夠與LVDS信號阻抗匹配，通過接插件的信號畸變很小；另一方面，能夠提供足夠的布線空間，設計PCB走線寬度和間距。例如AMP公司的Z-PACK HS3系列接插件，在電氣性能方面，比較適合高速LVDS信號互連。 
 
 

　AMP 公司Z－pack HS3系列高速接插件電氣特性

　在高速接插件內布線建議為以下方式，也使線寬和線間距的可調整空間較大。
 

LVDS板級系統級設計其他建議
　　1. 布線
　　A) 設置合適的PCB層疊結構，確保其他電平信號與LVDS信號的隔離。可能的話將高速的TTL/CMOS等信號與LVDS布線在不同的信號層上，並且用電源和地層隔離開來。
　　B) 差分信號對布線應該儘可能短、信號離開LVDS器件管腳之後應該儘可能靠近布線、信號線之間的間距應該保持一致。
　　C) 差分信號對布線的長度應該保持一致。
　　D) 高速差分信號對上最多使用一對過孔。
　　E) 採用45度拐彎，不能使用90度拐彎。

　　2. 匹配
　　A) 終端匹配對LVDS器件來說主要是指差分阻抗的匹配。
　　B) 在接收端的差分信號之間匹配一個100Ω左右的電阻。
　　C) 如果採用外接匹配的話，最好採用表貼無引線的厚膜電阻，封裝形式為0603和0805。
　　D) 匹配電阻應該儘可能地靠近接收器。

　　3. 晶元的去耦和旁路
　　A) 關於晶元的去耦或者旁路，主要參看具體使用的元器件廠商的建議。
　　B) 每一個平面層之間都應該提供大容量的電容器來實現，通常採用10uF35V的鉭電容。鉭電容的額定點壓不應低於5倍VCC。
　　C) VCC引腳應該用0.1uF、0.01uF、和0.001uF的雲母電容或者陶瓷電容或者聚苯乙烯電容，封裝形式為0805的表面貼裝的片電容，該電容應該儘可能地靠近VCC引腳。

　　4. LVDS測試電纜
　　電纜可以實現LVDS信號在電路板之間或者系統之間的傳遞。然而由於LVDS特殊的阻抗匹配要求和極低的時序偏置要求。因而傳統的電纜不能用於LVDS設計。
　　A) 電纜必須滿足LVDS阻抗匹配的要求。
　　B) 電纜應該具有非常低的時序誤差。
　　C) 電纜對應該嚴格均衡。
　　D) 尼龍電纜可以用在低速和短距離的LVDS應用中。
 
　　E) 對於長距離和高速的LVDS應用應該採用雙絞線電纜。
　　F) 雙芯電纜同樣可以用於LVDS。雙芯電纜明顯優於同軸電纜。
 
　　G) 雙絞線電纜性能最優。小距離（大約0.5m）的應用時CAT3均衡雙絞線電纜效果最佳。而對於高於0.5m距離以及數據率大於500MHz時CAT5均衡電纜效果最好。

小結：合理的設計差分阻抗，是確保高速LVDS信號質量的前提，有效的模擬是保障。此外，系統的劃分、器件選型是否合理，布線效果，平面分割等因素也是影響設計成敗的關鍵。LVDS系統設計，需要將原型模擬，設計實現，測試手段等因素通盤考慮，才能最終獲得成功。