邏輯電平測量器電路原理 該電路可用來檢測電平變化頻率不太高的邏輯電平,對於TTL電平、CMOS電平均可檢測。 電路如圖所示,7555用作滯后電平比較器。當探頭P接觸高電平時,7555輸出低電平使LED1亮、LED2暗。當P接觸低電平時,7555輸出高電平使LED1不亮,LED2亮。 用來測TTL電平時,電源可採用4.5V電池供電,調W使7555第5腳電壓為2.4V.這時2.4V以上為高電平,1.2V以下為低電平。 用於測量CMOS電平時,電源電壓需與被測邏輯電路電源電壓相近,W中心頭斷開不用。這時高於電源電壓三分之二為高電平,低於電源電壓三分之一為低電平。 在測量時還會遇到眼睛來不及觀察判斷邏輯電平高低的情形,這可根據LED1與LED2不同的發光強度來估計脈衝占空比是大於50%還是小於50%.占空比是大於50%則LED1較亮,反之則LED2較亮。 |