嵌入式系統設計師考試筆記之電子電路設計基礎

一、引言
    在嵌入式系統的硬體設計中，嵌入式微處理器和外圍設備介面技術是兩個最為核心的部分，然而支撐這個兩個部分的基礎確實電子電路的基本技術。任何一個嵌入式系統的設計都離不開電子電路的設計。作為嵌入式系統設計師的考試，對這方面的考查或多或少有幾題，但在整個考試題目中所佔的比例不多。過去的兩分考題中，06年考了4題，07年沒有考查相關題目。這不能說明以後的考試就不會考查這方面的知識，畢竟這個部分是一個不可缺少的基礎。同時，在嵌入式的一些基礎知識題目的解題中，也需要一定電子電路設計的基礎知識。電子電路設計的基礎知識可以寫成幾本書，但是不要害怕。正是如此，考試考查的只可能是重要概念、基礎知識和基本技能。過去的真題也驗證了這一點，考查的都是電子電路設計的基本步驟，一些基本概念、布線布局的基本原則以及抗干擾的一些基本措施。想當年，我也是這樣賭一把，把教程上的基本東西梳理清楚，感覺可以應用考試的題目。當然這是一種偷懶的做法，如果您有時間和精力，完全把握這方面的內容是件好事情。 

二、複習筆記
1、電路設計原理
  （1）電路板設計主要分為3個步驟：設計電路原理圖、生成網路表、設計印製電路版。
  （2）網路表是電路原理設計和印製電路板設計中的一個橋樑，它是設計工具軟體自動布線的靈魂。
  （3）網路表的格式包括2部分：元器件聲明和網路定義。（缺少任一部分都有可能在布線的時候出錯）
  （4）電路原理圖設計不僅是整個電路設計的第一步，也是電路設計的基礎。包括以下的一些具體步驟：

• A、建立元器件庫中沒有的庫元件。
• B、設置圖紙屬性。
• C、放置元件。
• D、原理圖布線。
• E、檢查與校對。
• F、電路分析與模擬。
• G、生成網路表。
• H、保存與輸出。

2、PCB電路設計
  （1）PCB設計是電子產品物理結構設計的一部分，它的主要任務是根據電路的原理和所需元件的封裝形式進行物理結構的布局和布線。
  （2）PCB設計包括下面一些具體步驟：

• A、建立封裝庫中沒有的封裝。
• B、規劃電路板。
• C、載入網路表和元件封裝。
• D、布置元件封裝。
• E、布線。
• F、設計規則檢查。
• G、PCB模擬分析。
• H、存檔輸出。

3、多層PCB設計的注意事項
  （1）高頻信號線一定要短，不可以有尖角（90度直角），兩根線之間的距離不宜平行、過近，否則可能會產生寄生電容。
  （2）如果是兩面板，一面的線布成橫線，一面的線布成豎線，盡量不要布成斜線。
  （3）一般來說，線寬一般為0.3mm，間隔也為0.3mm，這個長度約為8～10mil。但是對於電源線或者大電流線應該有足夠寬度，一般需要60～80mil。焊盤一般為64mil。
  （4）單面板的生產工藝都很差，因此，單面板的焊盤盡量做得大一些，線要盡量粗一些。
  （5）銅膜線的地線應該在電路板的周邊，同時將電路上可以利用的空間全部使用銅箔做地線，增強屏蔽能力，並且防止寄生電容。
  （6）電路圖上的地線表示電路中的零電位，並用作電路中其他各點的公共參考點，在實際電路中由於地線阻抗的存在，必然會帶來共阻干擾，因此，在布線是，不能將具有地線符號的點隨便連接在一起，這可能引起有害的耦合而影響電路的正常工作。

4、PCB設計中的可靠性知識
  （1）地線設計：在電子設備中，接地是控制干擾的重要方法。

• A、正確選擇單點接地與多點接地。
      a、在低頻電路中（工作頻率小於1MHz），採用一點接地。
      b、在高頻電路中（工作頻率大於10MHz），採用就近多點接地。
• B、將數字電路與模擬電路分開，兩者地線不要相混。分別與電源端地線相連。
• C、盡量加粗地線。若地線很細，接地電位則隨電流的變化而變化，如有可能，接地線的寬度應大於3mm。
• D、將接地線構成環路，可以明顯提高抗雜訊能力。

  （2）電磁兼容性設計

• A、選擇合理的導線寬度。
      a、瞬變電流在印製線條上所產生的衝擊干擾主要是由印製導線的電感成分造成的。
      b、時鐘引線、行驅動器和匯流排驅動器的信號線常常載有大的瞬變電流，導線要儘可能短。
      c、對於分立元件，導線寬度載1.5mm左右可滿足要求。
      d、對於集成電路，導線寬度可在0.2mm～1mm之間選擇。
• B、採用正確的布線策略：最好採用井字形網狀布線結構。
      a、PCB的一面橫向布線，另一面縱向布線，然後在交叉孔處用金屬化孔相連。
      b、盡量減少導線的不連續性，例如導線不要突變，拐角應大於90度。
      c、盡量避免長距離的平行走線，儘可能拉開線與線之間的距離。
      d、信號線與地線及電源線儘可能不交叉。
      e、在一些對干擾十分敏感的信號線之間設置一根地線，可以有效抑制串擾。
• C、抑制反射干擾。

  （3）去耦電容配置。
配置去耦電容可以抑制因負載變化而產生的雜訊，是印製電路板的可靠性設計的一種常規做法。配置原則如下：

• A、 電源輸入端跨接一個10～100uF的電解電容。
• B、 為每個集成電路晶元配置一個0.01uF的陶瓷電容。
• C、 對於雜訊能力弱、關斷時電流變化大的器件和ROM、RAM等存儲型器件，應在晶元的電源線和地線之間直接接入去耦電容。
• D、去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。

  （4）PCB的尺寸與器件的布置。

• A、相互有關的元件盡量放得靠近一些。
• B、時鐘發生器、晶振和CPU的時鐘輸入端易產生干擾，要相互靠近一些。
• C、易產生雜訊的元件、小電流電路、大電流電路等應盡量原理邏輯電路。

  （5）散熱設計。

5、電子設計原理
  （1）EDA是指以計算機為工作平台，融合了應用電子技術、計算機技術、智能化技術最新成果而研製成的電子CAD通用軟體包。利用EDA工具，電子工程師可以將電子產品的由電路設計、性能分析到IC設計圖或PCB設計圖整個過程在計算機上自動處理完成。
  （2）“自頂向下”的設計方法。
先從系統設計入手，在頂層進行功能框圖的劃分和結構設計。在框圖一級進行模擬和糾錯，並用硬體描述語言對高層次的系統行為進行描述，在系統一級進行驗證，然後用綜合優化工具生成具體的門電路網表，其對應的物理實現級可以是PCB或專用集成電路。
  （3）VHDL是一種全方位的硬體描述語言，包括系統行為級、寄存器傳輸級和邏輯門級多個設計層次，支持結構、數據流、行為3種描述形式的混合描述。

6、電子電路測試原理與方法
  （1）故障檢測：判斷故障是否存在，即只判斷有無故障。
  （2）故障診斷（故障定位）：不僅判斷故障是否存在，而且指出故障位置。
  （3）模擬：對設計過程中得到的電路參數驗證其正確性。
  （4）測試：判斷產品是否合格。
  （5）可測試設計的3個方面是：測試生成、測試驗證、測試設計。
  （6）JTAG測試介面是IC晶元測試方法的標準。 

7、硬體抗干擾測試
  （1）形成干擾的3個基本要素：干擾源、傳播路徑和敏感器件。
  （2）干擾的耦合方式：干擾源產生的干擾信號要通過一定的耦合通道才對系統產生作用。

• A、直接耦合：最有效的方式是加入去耦電容。
• B、公共阻抗耦合。
• C、電容耦合。
• D、電磁感應耦合（磁場耦合）。
• E、漏電耦合。

  （3）抑制干擾源的技術
    儘可能減小干擾源的du/dt和di/dt，這是抗干擾設計中最優先考慮和最重要的原則。

• A、 主要通過在干擾源兩端並聯電容來實現減小干擾源的du/dt。
• B、 主要通過在干擾源迴路串聯電感或電阻及增加續流二極體來實現di/dt。

  （4）切斷干擾傳播路徑的技術

• A、充分考慮電源對嵌入式系統的影響。例如給電源加濾波電路或穩壓器。
• B、若微處理器的I/O口接控制電機等雜訊器件，應在I/O和雜訊源之間加隔離。
• C、晶振與微處理器的引腳盡量靠近，用地線把時鐘區隔離起來，晶振外殼接地並固定。
• D、電路板合理分區，如強、弱信號，數字、模擬信號。
• E、儘可能將干擾源與敏感元件遠離。
• F、用地線把數字區與模擬區隔離。
• G、數字地與模擬地要分離，最後再一點接於電源地。
• H、微處理器和大功率器件的地線要單獨接地，以減小互相干擾。
• I、大功率器件儘可能放在電路板邊緣。

  （5）提高敏感元件的抗干擾性能

• A、布線時盡量減少迴路環的面積，以降低感應雜訊。
• B、電源線和地線要盡量粗，除減小壓降外，更重要的是降低耦合雜訊。
• C、微處理器閑置的I/O口不要懸空，要接地或接電源。
• D、其他IC的閑置端在不改變系統邏輯的情況下接地或電源。
• E、使用電源監控及看門狗電路，可大幅度提高整個電路的抗干擾性能。
• F、在滿足要求的前提下，盡量降低微處理器的晶振和選用低速數字電路。

三、真題解析
1、2006年38題
電路板的設計主要分為三個步驟，不包括（38）這一個步驟。
（38）   A、生成網路表                          B、設計印製電路版
              C、設計電路原理圖                   D、自動布線

<答案>：D
見複習筆記1，這是嵌入式硬體設計的常識。 

2、2006年39題
現代電子設計方法包含了可測試設計，其中（39）介面是IC晶元測試的標準介面。
（39）A. BIST             B. JATG                C. UART               D. USB

<答案>：B
見複習筆記6，概念性問題。

3、2006年40題
多層印製電路板（4層或者4層以上）比雙面板更適合於高速PCB布線，最主要的原因是（40）
（40）       A. 通過電源平面供電，電壓更穩定。
B. 可以大大減小電路中信號迴路的面積。
C、多層印製電路板工藝簡單。
D、自動布線更容易。

<答案>：B
可以用排除法，根據常識首先可以排除C和D。
見複習筆記7，布線時盡量減少迴路環的面積，以降低感應雜訊。因此，相比之下，B選型是最主要原因。

4、2006年41題
下面不符合數字電路（或者集成電路）的電磁兼容性設計方法的是（41）
（41）       A. IC的電源及地的引腳較近，有多個電源和地。
B. 使用貼片元件，不是用插座。
C. IC的輸出級驅動能力應超過實際應用的要求。
D. 對輸入和按鍵採用電平檢測（而非邊沿檢測）

<答案>：C（參考郭春柱著的《嵌入式系統設計師案例導學》）
數字電路（或集成電路）的電磁兼容性（EMI）設計在進行器件選型時，通常遵循一下原則：
（1）       在滿足技術指標前提下，盡量選用低速時鐘的IC。
（2）       所選IC的電源及地引腳較近。
（3）       所選IC有多個電源及地線引腳。
（4）       所選IC的輸出電壓波動性小，輸出級能力不超過實際應用要求。
（5）       所選IC的電源瞬態電流（穿透電流）低。
（6）       所選IC的輸入電容盡量小。
（7）       所選IC具有可控開關速率。
（8）       所選IC地線反射較低。
（9）       建議在PCB上焊接表貼晶元。
在EMC電路技術方面，通常遵循以下原則：
（1）       對輸入和按鍵採用電平檢測（而非邊沿檢測）。
（2）       降低負載電容，以使靠近輸出端的集電極開路驅動器便於上拉，電阻值盡量大。
（3）       使用前沿速率儘可能慢而且平滑的數字信號（不超過失真極限）。
（4）       在PCB樣板上，允許對信號邊沿速度或帶寬進行控制。
（5）       微處理器散熱片與晶元之間通過導熱材料隔離，並在周圍多點射頻接地。
（6）       不能在看門狗或電源監視電路上使用可編程器件。
（7）       電路中盡量配置一隻高質量的看門狗。
（8）       電源的監視電路要對電源中斷、跌落、浪涌和瞬態干擾有抵抗能力。 

四、小結
    到這裡，關於嵌入式系統設計師考試的硬體方面的複習筆記也就整理完畢了。後面有時間的話，繼續嵌入式軟體設計和系統體系設計方面的內容。前面的文章得到了不少朋友的評論，收到不少他們的來信。謝謝你們的支持，希望我的這些文章能幫到你們。祝大家好運，下次再見！