| 1.CMOS集成電路輸入端的要求 CMOS集成電路具有很高的輸入阻貳，其內部輸入端接有二極體保護電路.以防範外界干擾、衝擊和靜電擊穿。CMOS集成電路的輸入端懸空時輸入阻貳高，易受外界雜訊干擾，使電路產生誤動作。破壞正常的邏輯關係，而且也極易使柵極感應靜電造成擊穿損壞。所以，對於“與”門、“與非”門CMOS集成電路的多餘端採取接高電平措施;對於“或”門、“或非”門CMOS集成電路的多餘端採取接低電平措施。如果電路的工作速度要求不高，功耗也不需要特別考慮，則可採用多餘的輸入端和使用端並用的措施加以解決。輸入端的電流不能超過1mA(極限值為10mA)，必須在輸入端加適當的電阻進行限流保護(一般在12V的工作電壓時，輸入端加1.2kΩ的電阻進行限流保護)。輸入信號不可大於VDD小於VSS,否則輸入保護二極體會因正向偏置而引起大電流。在工作或測試時，必須先接通電源后再加信號，先撤除信號后再關電源。如果輸入信號的上升或下降時間過長。容易造成虛假觸發而導致器件失去正常功能，還會造成損耗。對4000B系列，上升或下降時間限於15us以內。否則，須使用史密特觸發電路對輸入信號整形。在CMOS集成電路的輸入端與機械接點連接或應用在其他特殊情況下，輸入端接線過長。使分佈電容和分佈電感較大，很容易形成LC振蕩，破壞CMOS中的保護二極體。 CMOS集成電路的工作電源電壓一般在3—18V之間.由於CMOS集成電路的工作電壓範圍寬，不使用穩壓的電源電路也可以工作。但當系統中有模擬應用的門電路時，最低工作電壓則不應低於4.5V。工作在不同電源電壓下的器件，其輸出阻貳、工作速度和功耗也會不同.在使用中應注意。CMOS器件輸出端不允許直接和VCC或VSS連接，否則將導致器件損壞。 2.防靜電要求 如果輸入電路中沒有一定的抗靜電措施，CMOS集成電路很容易造成電路的毀滅性破壞。CMOS集成電路應放在抗靜電的材料中儲存和運輸。工作人員不宜穿化纖衣服、硬塑料底的鞋，手或工具在接觸集成塊前最好先接一下地。對器件引線矯直、彎曲或人工焊接時.使用的設備必須接地良好。由於保護電路吸收的瞬變能量有限，太大的瞬變信號和過高的靜電電壓將使保護電路失去作用。在焊接CMOS管腳時，電烙鐵必須可靠接地，利用電烙鐵斷電后的餘熱焊接，並先焊接其接地腳，以防電烙鐵漏電擊穿器件輸入端。總而言之，CMOS集成電路在包裝、儲存エ運輸、焊接等環節中可能產生的靜電問題，仍須謹慎對待，採取各種措施預防，並且接地良好、可靠。 3.介面與驅動要求 CMOS集成電路與運放介面時。運放如果使用單電源。並且與CMOS使用的電源一樣，則可直接連接。如果運放採用雙電源。CMOS採用的是獨立的另一組電源，在電路中，則要採用鉗位保護電路，使CMOS輸入電壓處在10V與地之間。介面電阻既作為CMOS的限流電阻，又對二極體進行限流保護。邏輯器件的介面電路主要應注意電平匹配和輸出能力兩個問題，要和器件的電源電壓結合起來考慮。例如，CMOS集成電路和TTL等其他電路的連接.其電路相互之間的電源電壓和輸入、輸出電平及電流不相同，則其前級電路的輸出電流必須滿足后級電路對輸入電流的要求：前級電路輸出的邏輯電平必須滿足后級電路對輸入電平的要求，它們之間的連接是通過電平轉換或電流轉換電路完成的。CMOS集成電路既可以將同一個晶元幾個同類電路並接起來提高驅動能力。也可以選用驅動能力較強的緩衝放大器來提高驅動能力。 |
[admin via 研發互助社區 ] CMOS集成電路使用技術要求已經有2894次圍觀
http://cocdig.com/docs/show-post-22951.html
