兩路輸出負向定時脈衝電路原理圖 如圖所示，該電路的輸入脈衝為正觸發信號，輸出兩路為負定時脈衝。當觸發脈衝來時，555複位，輸出低電平，C1通過R2灌入集成塊內放電，R2C1的放電時間決定了輸出負向脈衝寬度。當C1上電壓放至低於1/3VDD觸發電平（2腳）時，555置位，3腳呈高電平，VTl飽和導通，電源對C1充電，因而該電路定時精度高，占空比可達99%,且波形好。
[admin via 研發互助社區 ] 兩路輸出負向定時脈衝電路原理圖已經有3321次圍觀
本文地址：http://cocdig.com/docs/show-post-15865.html
