LVDS系統設計

    LVDS系統的設計要求設計者應具備超高速單板設計的經驗並了解差分信號的理論。設計高速差分板並不困難，下面將簡要介紹一下各注意點。

1 PCB板

1.  至少使用４層PCB板（從頂層到底層）：LVDS信號層、地層、電源層、TTL信號層；
2.  使TTL信號和LVDS信號相互隔離，否則TTL可能會耦合到LVDS線上，最好將TTL和LVDS信號放在由電源／地層隔離的不同層上；
3.  使LVDS驅動器儘可能地靠近連接器的LVDS端，即儘可能減小線路距離；
4.  保證LVDS器件電源質量；使用分散式的多個電容來旁路LVDS設備，表面貼電容靠近電源／地層管腳放置；
5.  電源層和地層應使用粗線；
6.  保持PCB地線層返迴路徑寬而短；
7.  連接兩個系統的地層；

2 板上導線

1.  微帶傳輸線（microstrip）和帶狀線（stripline）都有較好性能；
2.  微帶傳輸線的優點：一般有更高的差分阻抗、不需要額外的過孔；
3.  帶狀線在信號間提供了更好的屏蔽，兩層地將信號層屏蔽住。

3 差分線

1. 使用與傳輸媒質的差分阻抗和終端電阻相匹配的受控阻抗線，並且使差分線對離開集成晶元后立刻儘可能地相互靠近（距離小於１０ｍｍ），這樣能減少反射並能確保耦合到的雜訊為共模雜訊；
2. 使差分線對的長度相互匹配以減少信號扭曲，防止引起信號間的相位差而導致電磁輻射；
3. 不要僅僅依賴自動布線功能，而應仔細修改以實現差分阻抗匹配並實現差分線的隔離；
4. 盡量減少過孔和其它會引起線路不連續性的因素；
5. 避免將導致阻值不連續性的90°走線，使用圓弧或45°折線來代替；
6. 在差分線對內，兩條線之間的距離應儘可能短，以保持接收器的共模抑制能力。在印製板上，兩條差分線之間的距離應儘可能保持一致，以避免差分阻抗的不連續性。

4 終端

1. 使用終端電阻實現對差分傳輸線的最大匹配，阻值一般在90～130Ω之間，系統也需要此終端電阻來產生正常工作的差分電壓；
2. 最好使用精度１～2%的表面貼電阻跨接在差分線上，必要時也可使用兩個阻值各為50Ω的電阻，並在中間通過一個電容接地，以更好濾去共模雜訊。如採用電纜傳輸信號時候，若環境干擾大，就可以用此方式。

5 未使用的管腳
    所有未使用的LVDS接收器輸入管腳懸空，所有未使用的LVDS和TTL輸出管腳懸空，將未使用的TTL發送／驅動器輸入和控制／使能管腳接電源或地。

6 媒質（電纜和連接器）選擇

1. 僅就減少雜訊和提高信號質量而言，平衡電纜（如雙絞線對）通常比非平衡電纜好；
2. 電纜長度小於0.5m時，大部分電纜都能有效工作；距離在0.5m～10m之間時,CAT 3(Categiory 3)雙絞線對電纜效果好、便宜並且容易買到；距離大於10m並且要求高速率時，建議使用CAT 5雙絞線對。

7 在雜訊環境中提高可靠性設計
    LVDS 接收器在內部提供了可靠性線路，用以保護在接收器輸入懸空、接收器輸入短路以及接收器輸入匹配等情況下輸出可靠。但是，當驅動器三態或者接收器上的電纜沒有連接到驅動器上時，它並沒有提供在雜訊環境中的可靠性保證。在此情況下，電纜就變成了浮動的天線，如果電纜感應到的雜訊超過LVDS內部可靠性線路的容限時，接收器就會開關或振蕩。如果此種情況發生，建議使用平衡或屏蔽電纜。
根據實際情況，正確分析設計發送/接收器的“門控端”，使發送接收數據器受控，當不需要建立發送/接收鏈路時候，關閉接收器是避免干擾的有效途徑。

實際應用中常見問題
1 PCB走線問題

1.  差分線對互相靠近，平滑彎折
2.  與TTL隔離，與時鐘信號隔離
3.  差分線對等長度走線，越是高速信號，越要求嚴格等長

2 過孔問題

1. 一般原則：對於高速信號，盡量減少過孔；信號速度低於155Mbps，使用過孔也無妨。
2. 對於表面貼片器件，其管腳的LVDS信號走線在PCB表層或者底層，盡量使用“微帶布線”方式，避免使用過孔聯接信號。
3. 對於插件器件，由於不使用過孔，其信號線本就可以聯接到PCB的“中間層”，這樣一來，盡量使用“帶狀走線”，其性能更好。

3 信號分發問題
    對LVDS信號進行分發處理，即將一路LVDS信號發送到多個接收器件，是我們經常會用到的。

• 􀁺直接聯接方式
      實踐證明，在信號速率不高（<155Mbps）時，這種聯接方式是可以的。在PCB布線時候，盡量按照匯流排走線來布線比較好，如下圖示。當信號速度過高時候，容易導致信號反射；由於避免不了過孔的存在，也影響傳輸質量，高速時不要採用這種方式。
      另外，要注意的一點是，終端匹配電阻應該是一個電阻，100歐左右，這個電阻一定要在最遠的接收器輸入端。若每個接收器輸入端都短接上一個100歐的匹配，將大大降低抗噪容限，抗干擾能力將下降。接收器數量不超過10個。
•     採用專用晶元對LVDS信號進行分發處理
      與上述直接匯流排方式聯接相比較，此種做法顯得保守一些，但對於提高硬體系統可靠性，保障信號傳輸質量而言，其優點是不言而喻的。公司推薦的LVDS分發晶元 DS90LV110T，具有最大為1：10分發能力，10路輸出共用一個門控端。

4 LVDS交叉開關矩陣
    有時候，我們在設計中，需要對LVDS信號進行交叉接續，如，對LVDS形式的時鐘，通訊進行多路選擇控制。此時，可以運用LVDS交叉矩陣晶元來完成設計。

5 3.6 LVDS與RS422/RS485的應用設計比較
    其實，RS422電平也是差分形式，其電平幅度比LVDS要大一些，抗干擾能力比LVDS強一些，在RS422電平規範中，支持的最大速率為10Mbps（傳送15米）。當時鐘或者數據低於10Mbps，但對抗干擾要求嚴格一些的時候，使用RS422方式比LVDS優點就明顯一些。這在公司的產品中不難發現，如：交換機中，處於不同背板層的單板之間傳送時鐘，就是使用的RS422方式。有的系統，機架上不同層的板與板之間的同步通訊，速度不高時，數據與時鐘都採用了RS422電平介面。與RS485相比，RS422電路中，只能有一個發送器，最多可有10個接收器。
    RS485電平也是差分形式，其電平幅度比RS422還大，可以兼容掉RS422介面。支持的最大速率為10Mbps（傳送15米）。RS485抗干擾能力更強，而且支持多個發送器（32個）多個接收器（32個）聯接在一起。與RS422相比，RS485更適合距離遠，環境條件差的多點通信設計。如一個集中監控單元，對同時擺在機房內的各個交換機的多個電源板進行監控，組成分散式監控。
    選擇RS422介面，進行同步串列通訊設計，既有時鐘傳送，又有數據傳送，一般只在系統內，如同一個背板上槽位相距遠一點的單板間進行；或者在同一個機架上，不同背板層的的單板間通過雙絞線電纜進行。若在同一背板上，槽位相距不遠，把通訊設計成LVDS介面，也是完全可以的。
    在不同系統，不同機架上，一般不進行同步串列通訊設計，主要是從可靠性角度而言的。不同系統，不同機架，數據速率不高，設計成RS485形式的非同步串列通訊，更顯得合適一些。