歡迎您光臨本站 登入註冊首頁
研發互助社區 PCB技術

Allegro中電源層分割的步驟

admin @ 2014-03-26 , reply:0

概述

1.Click ,在AntiEtchVccLayer,在緊貼Outline畫出一封閉區間，建議線寬採用40－60mil。此區間就是NegativePlane的實際大小。如圖： 2.……
1. Click  ,在 Anti EtchVcc Layer,在緊貼Outline 畫出一封閉區間，建議線寬採用40－60mil。此區間就是Negative Plane 的實際大小。如圖：
 
2. Click , 在 Anti EtchVcc Layer, 切出各電源區域。建議線寬採用20-30mil.
 
3. 打開Vcc(Etch)層 ,選取菜單命令EditSplit PlaneParameter
 
 
 
15.1 以上版本此步驟可省略

4. 執行菜單命令EditSplit PlaneCreate,15.1 以上版本會彈出下面Form
 
14.0—14.2 版本 要在屏幕右側Tab 中的Option 的Active Class 和Subclass 選則為 Etch 和 Vcc
5 .選擇相應的Net，直到最後一塊區域完成。
 

[admin via 研發互助社區 ] Allegro中電源層分割的步驟已經有4868次圍觀

http://cocdig.com/docs/show-post-44209.html

熱門文章

  1. OrCAD 問題集錦
  2. PADS 9.0新增的無模命令Z的使用詳解
  3. 共模、差模信號的關鍵特性和噪音的抑制方法
  4. s3c2410大元件的分割和放置
  5. 「Duplicate Pin Name found on Package」錯誤
  6. 高速電路設計中信號完整性分析
  7. 過孔的寄生電容和電感
  8. PCB Layout爬電距離、電氣間隙的確定
  9. PCB設計軟體坐標數據導出方法
  10. ORCAD使用問答

最新文章

  1. 開關電源的PCB設計規範
  2. RF設計過程中降低信號耦合的PCB布線技巧
  3. 怎樣設計一塊好的PCB板
  4. 高速PCB設計指南（八）
  5. 高速PCB設計指南（七）
  6. 高速PCB設計指南（六）
  7. 高速PCB設計指南（五）
  8. 高速PCB設計指南（四）
  9. 高速PCB設計指南（三）
  10. 高速PCB設計指南（二）

你可能也喜歡