基於CPLD的DSP人機介面模塊設計

    CPLD(Complex programmable Logic Device，複雜可編程邏輯器件)是在傳統的PAL、GAL基礎上發展而來的，具有多種工作方式和高集成、高速、高可靠性等明顯的特點。在超高速領域和實時測控方面有非常廣泛的應用，日前的CPLD普遍基於E2PROM和Flash電可擦除技術，可實現100次以上擦寫循環。

CPLD選擇及其擴展模塊的設計
    由於TMS320LF2407A是3.3v電平供電的，所以CPLD我們也選擇3.3v電平供電的XL型號。XC95144XL是Xilinx公司XC9500系列的一種。它的性能指標為；IO口可配置為3.3v或5v操作。所有輸出都提供24mA驅動能力；XC295144XL有100個宏單元、3200個可用門和144個寄存器；實現在系統編程，所有器件都支持IEEE1149(JTAG)邊界掃描，最小編程/擦除周期為10000次。
    其中，DSP(Digital Signal Processor)與CPLD的連接是通過DSP的外部存儲器介面實現的。我們通過/IS管腳將其擴展到外部I/O空間，數據匯流排的高8位和地址匯流排的低8位與CPLD相連，並且我們將DSP的CLKOUT引腳與CPLD的IO/GCK2連接，為CPLD提供時鐘源，由干CLKOUT輸出的頻率非常高，所以DSP與CPLD的連線應該盡量短，而且要做一些抗干擾的處理，XINT2是DSP的中斷引腳，它的作用是當CPLD確定鍵盤按鍵的數值后，利用中斷將鍵值傳送到DSP中。
    CPLD硬體結構設計如圖所示
 
    CPLD的設計主要是利用CPLD對鍵盤、液晶和各種狀態指示燈進行控制。由於TMS320LF2407A的I/O管腳和各種特殊功能是復用的，如果將鍵盤、LCD顯示以及各種狀態指示燈直接和DSP相連的話，這將造成它的極大浪費，所以我們在它們中間用CPLD作為橋樑。    
    另一更為重要的原因是鍵盤和LCD顯示是在一個相對較低的速度下實現的，這對於高速數據處理的DSP來說是無法接受的，我們設計的主要用意是：
    對於LCD顯示，我們將DSP中的數據發送到CPLD，然後DSP去做其他的事情，而後續顯示的任務由CPLD完成，CPLD將在LCD允許的速度下對其進行操作即可達到顯示目的。
    對於鍵盤，我們將鍵盤的各種處理進行完之後通過中斷來通知DSP，然後DSP進行取數操作，這樣的話並不會影響到整個系統的運行速度。

液晶顯示模塊硬體設計
    由於LCD具有低功耗、體積小、質量輕、超薄等諸多其他顯示器無法比擬的優點，它廣泛用干各種智能型儀器和低功耗電子產品中。對於數據採集系統來說，液晶顯示模塊主要功能是顯示系統的採樣速率及試樣所受的應力值。為了解決快速DSP和慢速外設之問介面的問題，根據上述分析系統採用了以CPLD為橋樑的液晶顯示模塊。其主要的工作流程是：DSP把顯示的數據送給CPLD，然後DSP去做其他的事情，而後續顯示的任務將在LCD允許的速度下得到顯示。

液晶顯示模塊選擇
    數顯液晶模塊：這是一種由段型液晶顯示器件與專用的集成電路組裝成一體的功能部什，只能顯示數字和一些標識符號。
    液晶點陣字元模塊：它由點陣字元液晶顯示器件和專用的行列驅動器及必要的連接件、結構件裝配而成，可以顯示數字和西文字元，一般本身具有字元發生器。這種模塊的點陣排列是由5×7成5 x 8,5×1的一組像素點陣排列而成的。每組為一位，每位間有一點間隔，每行間也有一點的間隔，所以不能顯示圖形。
    直剪儀數據採集系統的顯示特點是不僅能顯示模擬拉剪的過程，也要能顯示中文、西文操作菜單和各種測量數據，所以以上兩種液晶顯示模塊均不符合本儀器的顯示要求。
    我們選用的是大連東福的EDM240128F點陣圖形LCD。它的最大特點是具有獨特的硬體初始值設置功能，顯示驅動所需的參數如占空比係數。驅動傳輸的位元組數/行及字元的字體選擇等均由引腳電平設置，這樣初始化在上電時就已經基本設置完成，軟體操作的主要精力就可以全部用於顯示畫面的設計上了，可以圖形方式、文本方式及圖形和文本合成方式進行顯示，以及文本方式下的特徵顯示，還可以實現圖形拷貝操作。它採用T6963C內核控制器，圖2為液晶顯示模塊硬體設計的原理圖。
 

電平轉換晶元的選擇
    由於CPLD為3.3V的器件，而LCD是5V的器件。所以為了CPLD和LCD之間的電平匹配，需要藉助電平轉換晶元來完成從3.3V到5V之間的相互轉換。選擇的電平轉換晶元是TI公司的SN74LVC4245A晶元，這個晶元的數據傳輸方向是雙向的，在引腳DIR的作用下，既可以實現從3.3v向5v轉換，也可以實現從5v向3.3v轉換。
    為了液晶模塊能夠正確的工作，液晶需要上電複位。本設計中採用的字體是8×8點，所以在硬體電路設計時將FS引腳拉低。
    在硬體設計時，我們需要注意的問題是：
    (1)在VDD對地(Vss)間接0.1u左右電容去耦，接10u或20u電容濾波；
    2)模塊的複位腳/RST接一個複位電路，而且我們也將/RST與CPLD相連，這樣我們也可以利用DSP對其進行複位，使得可以是液晶進行定時刷新，預防一些其他干擾；
    (3)在做實驗時，FG(鐵框地線、不能懸空，暫時與數字地連接。

鍵盤硬體設計
    鍵盤在信號採集系統中是一個很關健的部件，它能向系統輸入數據、傳送命令等功能，是人工干預系統的主要手段，本系統所用鍵盤是常用的4×4矩陣式鍵盤。
    16個鍵盤有0～9數字鍵，上翻，下翻鍵，編程鍵，輸入鍵，擦除鍵，點號健等。鍵盤的行線和列線分圳連接CPLD的一個I/O引腳。鍵盤的行線上有一個2.7k的上拉電阻將行線所連接的CPLD的I/O引腳上拉直高電平。圖3為鍵盤設計的硬體原理圖。
 

鍵盤工作原理
    按鍵設置在行、列線空點上，行、列線分別連接到按鍵開關的兩端。行線通過上拉電阻接到3.3v上。平時無按鍵動作時，行線處於高電平狀態，而當有按鍵按下時，行線的電平狀態將由與此行線相連的列線電平決定。列線電平如果為低，則行線電平亦為低，列線電平如果為高，則行線電平亦為高。這一點是識別矩陣鍵盤按鍵是否按下的關鍵所存。由於矩陣鍵盤中行、列線為多鍵共用，各按鍵均影響該鍵所在行和列的電平。因此各按鍵彼此將互相影響，所以必須將行、列線信號配合起來並作適當的處理，才能確定閉合鍵的位置。

結語
    本文簡單介紹了TI16位控制器DSP與液晶顯示模塊及鍵盤模塊之間的介面方案．利用了CPLD來進行邏輯轉換和控制。提供了一種高速器件和慢速介面直接的連接方法，通過這個介面方案研究，為以後系統的開發提供了一種新的思路。