| 一段 你剛開始進入這行，對PMOS/NMOS/BJT什麼的只不過有個大概的了解，各種器件的特性你也
不太清楚，具體設計成什麼樣的電路你也沒什麼主意，你的電路圖主要看國內雜誌上的文
章，或者按照教科書上現成的電路，你總覺得他們說得都有道理。你做的電路主要是小規
模的模塊，做點差分運放，或者帶隙基準的模擬什麼的你就計算著發文章，生怕到時候論
文湊不夠。總的來說，基本上看見運放還是發怵。你覺得spice是一個非常難以使用而且古
怪的東西。 二段 你開始知道什麼叫電路設計，天天捧著本教科書在草稿紙上狂算一氣。你也經常開始提起
一些技術參數，Vdsat、 lamda、early voltage、GWB、ft之類的。總覺得有時候電路和手
算得差不多，有時候又覺得差別挺大。你也開始關心電壓，溫度和工藝的變化。例如低電
壓、低功耗系統什麼的。或者是超高速高精度的什麼東東，時不時也來上兩句。你設計電
路時開始計劃著要去tape out，雖然tape out看起來還是挺遙遠的。這個階段中，你覺得
spice很強大，但經常會因為AC模擬結果不對而大傷腦筋。 三段 你已經和PVT鬥爭了一段時間了，但總的來說基本上還是沒有幾次成功的設計經驗。你覺得
要設計出真正能用的電路真的很難，你急著想建立自己的信心，可你不知道該怎麼辦。你
開始閱讀一些JSSC或者博士論文什麼的，可你覺得他們說的是一回事，真正的晶元或者又
不是那麼回事。你覺得Vdsat什麼的指標實在不夠精確，模擬器的預設設置也不夠滿足你的
要求，於是你試著模擬器調整參數，或者試著換一換模擬器，但是可它們給出的結果仍然
是有時准有時不準。你上論壇，希望得到高手的指導。可他們也是語焉不詳，說得東西有
時對有時不對。這個階段中，你覺得spice雖然很好，但是幫助手冊寫的太不清楚了。 四段 你有過比較重大的流片失敗經歷了。你知道要做好一個電路，需要精益求精，需要戰戰兢
兢的仔細檢查每一個細節。你發現在設計過程中有很多不曾設想過的問題，想要做好電路
你把能能找到的相關資料都仔細的看了一邊，希望能從中找到一些更有啟發性的想法。你
已經清楚地知道了你需要達到的電路指標和性能，你也知道了電路設計本質上是需要做很
多合理的折中。可你搞不清這個“合理” 是怎麼確定的，不同指標之間的折中如何選擇才
好。你覺得要設計出一個適當的能夠正常工作的電路真的太難了，你不相信在這個世界上
有人可以做到他們宣稱的那麼好，因為聰明如你都覺得面對如此紛雜的選擇束手無策，他
們怎麼可能做得到？這個階段中，你覺得spice功能還是太有限了，而且經常對著"time s
tep too small"的出錯信息發獃，偶爾情況下你還會創造出巨大的模擬文件讓所有人和電
腦崩潰。 五段 你覺得很多競爭對手的東西不過如此而已。你開始有一套比較熟悉的設計方法。但是你不
知道如何更加優化你手頭的工具。你已經使用過一些別人編好的腳本語言，但經常碰到很
多問題的時候不能想起來用awk或者perl搞定。你開始大量的佔用伺服器的模擬時間，你相
信經過大量的模擬，你可以清楚地把你設計的模塊調整到合適的樣子。有時候你覺得做電
路設計簡直是太無聊了，實在不行的話，你在考慮是不是該放棄了。這個階段中，你覺得
spice好是好，但是比起 fast spice系列的模擬器來，還是差遠了；你開始不相信AC模擬
六段 你開始明白在這個世界中只有最合適的設計，沒有最好的設計。你開始有一套真正屬於自
己的設計方法，你會傾向於某一種或兩種模擬工具，並能夠熟練的使用他們評價你的設計
。你開始在設計中考慮PVT的變化，你知道一個電路從開始到現在的演化過程，並能夠針對
不同的應用對他們進行裁減。你開始關注功耗和面積，你tape out的晶元開始有一些能夠
滿足產品要求了。但是有時候你還是不能完全理解一些複雜系統的設計方法，並且犯下一
些愚蠢的錯誤並導致災難性後果。你開始閱讀 JSSC時不只是挑一兩片文章看看，或許把J
SSC作為廁所讀物對你來說是一個不錯的選擇。在這個階段中，你覺得spice是一個很偉大
的工具，你知道如何在spice中對精度和速度做合理的模擬，並隨時做出最合適的選擇。
七段
你開始真正理解模擬電路設計的本質，無論對於高精度系統還是高速度系統都有自己獨有
的看法和經驗。你可以在系統級對不同的模塊指標進行折中以換取最好的性能。你會了解
一個潛在的市場並開始自己的產品定義，並且你知道只要方法正確，你設計出的產品會具
有很好的競爭力。你可以從容的從頭到腳進行整個電路的功能和指標劃分，你了解裡面的
每一個技術細節和他們的折中會對於你的產品有怎樣的影響。你開始關注設計的可靠性。
在這個階段中，你覺得spice是一個很實用的工具，並喜歡上了蒙特卡洛模擬，但你還是經
八段 這個時候成功的做出一個晶元對你來說是家常便飯，就象一名駕駛老手開車一樣，遇到紅
燈就停、綠燈就行。一個產品的設計對於你來說幾乎都是無意識的。你不需要再對著模擬
結果不停的調整參數和優化，更多時候之需要很少量的模擬就可以結束一個模塊的設計了
。你能夠清楚地感覺到某一個指標的電路模塊在技術上是可能的還是不可能的。你完全不
用關心具體模塊的雜訊係數或者信噪比或者失真度。你只需要知道它是可以被設計出來就
可以了，更詳細的技術指標對你來說毫無意義。你開始覺得JSSC上的東西其實都是在湊數
，有時候認為JSSC即使作為廁紙也不合格(太薄太脆)。你覺得 spice偶爾用用挺好的，但
是實在是不可靠，很多的時候看看工作點就差不多夠了。 九段 這時候的你對很多電路已經料如指掌，你可以提前預知很多技術下一輪的發展方向。一年 | 
