(一)上拉電阻： - 當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低於COMS電路的最低高電平 （一般為3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
- OC門電路必須加上拉電阻，才能使用。
- 為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。
- 在COMS晶元上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通路。同?r管腳懸空就比較容易接受外界的電磁干擾（MOS器件為高輸入阻抗，極容易引入外界干擾）。
- 晶元的管腳加上拉電阻來提高輸出電平，從而提高晶元輸入信號的雜訊容限增強抗干擾能力。
- 提高匯流排的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
- 長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
(二)上拉電阻阻值的選擇原則包括: - 從節約功耗及晶元的灌電流能力考慮應當足夠大：電阻大，電流小。
- 從確保足夠的驅動電流考慮應當足夠小：電阻小，電流大。
- 對於高速電路，過大的上拉電阻可能邊沿變平緩。
綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理。
(三)對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素： - 驅動能力與功耗的平衡。以上拉電阻為例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意兩者之間的均衡。
- 下級電路的驅動需求。同樣以上拉電阻為例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。
- 高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻為例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。
- 頻率特性。以上拉電阻為例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。
(四)下拉電阻的設定的原則和上拉電阻是一樣的。 OC門輸出高電平時是一個高阻態，其上拉電流要由上拉電阻來提供，設輸入端每埠不大於100uA,設輸出口驅動電流約500uA，標準工作電壓是5V，輸入口的高低電平門限為0.8V(低於此值為低電平)；2V(高電平門限值)。
選上拉電阻時：
500uA x 8.4K= 4.2即選大於8.4K時輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低於0.8V即可。
當輸出高電平時，忽略管子的漏電流，兩輸入口需200uA
200uA x15K=3V即上拉電阻壓降為3V，輸出口可達到2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。COMS門的可參考74HC系列。
設計時管子的漏電流不可忽略，IO口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時要餵飽後面的輸入口，輸出低電平不要把輸出口喂撐了（否則多餘的電流餵給了級聯的輸入口，高於低電平門限值就不可靠了）
++++++++++++++++++++++++++++++++++++++++++++++
上拉電阻：將某輸出電位點採用電阻與電源VDD相連的電阻。因為輸出端可以看作是具有內阻的電壓源，由於上拉電阻與VDD連接，利用該電阻的分壓原理（一般上拉電阻比輸出端內阻大得多，至於該阻值的大小見上拉電阻的選取原則），從而將輸出端電位拉高。
- 如果電平用OC(集電極開路，TTL)或OD(漏極開路，COMS)輸出，那麼不用上拉電阻是不能工作的， 這個很容易理解，管子沒有電源就不能輸出高電平了。
- 如果輸出電流比較大，輸出的電平就會降低（電路中已經有了一個上拉電阻，但是電阻太大，壓降太高），就可以用上拉電阻提供電流分量， 把電平“拉高”。（就是並一個電阻在IC內部的上拉電阻上， 讓它的壓降小一點）。當然管子按需要該工作在線性範圍的上拉電阻不能太小。當然也會用這個方式來實現門電路電平的匹配。
需要注意的是，上拉電阻太大會引起輸出電平的延遲。（RC延時）
一般CMOS門電路輸出不能給它懸空，都是接上拉電阻設定成高電平。
下拉電阻：和上拉電阻的原理差不多，只是拉到GND去而已，那樣電平就會被拉低。 下拉電阻一般用於設定低電平或者是阻抗匹配(抗回波干擾)。
上拉電阻的工作原理電路圖
如上圖所示，上部的一個Bias Resaitor 電阻因為是接地，因而叫做下拉電阻，意思是將電路節點A的電平向低方向（地）拉；同樣，圖中下部的一個Bias Resaitor 電阻因為接電源（正），因而叫做上拉電阻，意思是將電路節點A的電平向高方向（電源正）拉。當然，許多電路中上拉電阻和下拉電阻中間的那個12k電阻是沒有的或者是看不到的。 上圖是RS－485/RS－422匯流排上的，可以一下子認識上拉電阻和下拉電阻的意思。但許多電路只有一個上拉電阻或下拉電阻，而且實際中，還是上拉電阻的為多。
在數字電路中不用的輸入腳都要接固定電平，通過1k電阻接高電平或接地。
1、定義：
上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！
上拉是對器件注入電流，下拉是輸出電流
弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分
對於非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。
2、為什麼要使用拉電阻：
一般作單鍵觸發使用時，如果IC本身沒有內接電阻，為了使單鍵維持在不被觸發的狀態或是觸發后回到原狀態，必須在IC外部另接一電阻。
數字電路有三種狀態：高電平、低電平、和高阻狀態，有些應用場合不希望出現高阻狀態，可以通過上拉電阻或下拉電阻的方式使處於穩定狀態，具體視設計要求而定！
一般說的是I/O埠，有的可以設置，有的不可以設置，有的是內置，有的是需要外接，I/O埠的輸出類似於一個三極體的C，當C接通過一個電阻和電源連接在一起的時候，該電阻成為上C拉電阻，也就是說，如果該埠正常時為高電平，C通過一個電阻和地連接在一起的時候，該電阻稱為下拉電阻，使該埠平時為低電平，作用嗎：
比如：當一個接有上拉電阻的埠設為輸如狀態時，他的常態就為高電平，用於檢測低電平的輸入。
上拉電阻是用來解決匯流排驅動能力不足時提供電流的。一般說法是拉電流，下拉電阻是用來吸收電流的，也就是灌電流。
