AMBA片上匯流排在SoC晶元設計中的應用

    隨著深亞微米工藝技術日益成熟，集成電路晶元的規模越來越大。數字IC從基於時序驅動的設計方l法，發展到基於IP復用的設計方法，並在SoC設計中得到了廣泛應用。
    在基於IP復用的SoC設計中，片上匯流排設計是最關鍵的問題。為此，業界出現了很多片上匯流排標準。其中，由ARM 公司推出的AMBA片上匯流排受到了廣大IP開發商和SoC系統集成者的青睞，已成為一種流行的工業標準片上結構。
    AMBA 規範主要包括了AHB(Advanced High performance BUS)系統匯流排和APB(Advanced Peripheral Bus)外圍匯流排。

AMBA片上匯流排
    AMBA 2.0規範包括四個部分：AHB、ASB、APB 和Test Methodology。AHB的相互連接採用了傳統的帶有主模塊和從模塊的共享匯流排，介面與互連功能分離，這對晶元上模塊之間的互連具有重要意義。AMBA 已不僅是一種匯流排，更是一種帶有介面模塊的互連體系。下面將簡要介紹比較重要的AHB和APB匯流排。

AHB簡介
    AHB主要用於高性能模塊(如CPU、DMA和DSP等)之間的連接 作為SoC的片上系統匯流排，它包括以下一些特性：單個時鐘邊沿操作；非三態的實現方式，支持突發傳輸；支持分段傳輸；支持多個主控制器；可配置32位～128位匯流排寬度；支持位元組、半位元組和字的傳輸。
    AHB系統由主模塊、從模塊和基礎結構(Infrastructure)3部分組成，整個AHB匯流排上的傳輸都由主模塊發出，由從模塊負責回應。基礎結構則由仲裁 (arbiter)、 模塊到從模塊的多路器、從模塊到主模塊的多路器、解碼器(decoder)、虛擬從模塊(dummy Slave)、虛擬主模塊(dummy Master)所組成。其互連結構如圖1所示。
 

APB簡介
    APB主要用於低帶寬的周邊外設之間的連接，例如UART、1284等，它的匯流排架構不像AHB支持多個主模塊，在APB里向唯一的主模塊就是APB橋。其特性包括：兩個時鐘周期傳輸；無需等待周期和回應信號；控制邏輯簡單，只有四個控制信號。APB 上的傳輸可以用如圖2所示的狀態圖來說明。
 
1)系統初始化為IDLE狀態，此時沒有傳輸操作，也沒有選中任何從模塊。
2)當有傳輸要進行時，PSELx=1，PENABLE=0，系統進入SETUP狀態，並只會在SETUP狀態停留一個周期。當PCLK的下一個上升沿時到來時，系統進入ENABLE狀態。
3)系統進入ENABLE狀態時，維持之前在SETUP 狀態的PADDR、PSEL、PWRITE不變，並將PENABLE置為1。傳輸也只會在ENABLE狀態維持一個周期，在經過SETUP與ENABLE狀態之後就已完成。之後如果沒有傳輸要進行，就進入IDLE狀態等待；如果有連續的傳輸，則進入SETUP狀態。

基於AMBA的片上系統
    一個典型的基於AMBA匯流排的系統框圖如圖3所示。
 
    大多數掛在匯流排上的模塊(包括處理器)只是單一屬性的功能模塊；主模塊或者從模塊。主模塊是向從模塊發出寫操作的模塊，如CPU，DSP等；從模塊是接受命令並做出反應的模塊，如片上的RAM，AHB/APB橋等。另外，還有一些模塊同時具有兩種屬性，例如直接存儲器存取(DMA)在被編程時是從模塊，但在系統讀傳輸數據時必須是主模塊。如果匯流排上存在多個主模塊，就需要仲裁器來決定如何控制各種主模塊對匯流排的訪問。雖然仲裁規範是AMBA匯流排規範中的一部分，但具體使用的演算法由RTL設計工程師決定，其中兩個最常用的演算法是固定優先順序演算法和循環制演算法。AHB匯流排上最多可以有16個主模塊和任意多個從模塊，如果主模塊數目大於16，則需再加一層結構(具體參閱ARM 公司推出的Multi-layer AHB規範)。APB橋既是APB匯流排上唯一的主模塊，也是AHB系統匯流排上的從模塊。其主要功能是鎖存來自 AHB系統匯流排的地址、數據和控制信號，並提供二級解碼以產生APB外圍設備的選擇信號，從而實現AHB協議到APB 議的轉換。

使用DesignWare搭建基於AMBA的SoC晶元
    為了更有效地在有限時間內完成複雜的系統級晶元設計，越來越多的晶元開發中採用了可重複使用的IP。為了滿足日益成長的IP需求，Synopsys提供了一系列已驗證的IP，如Synopsys DesignWare，來幫助設計者加速系統級晶元的開發。
    DesginWare裡面包含了兩種IP：可實現IP(Implement IP)以及VIP(Verification IP)。VIP是為了應對系統級晶元設計帶來的驗證挑戰而特別設計的，專為簡化驗證流程。可實現IP是指已通過驗證、可物理實現的IP，分為Star IP、宏單元(Macro Cell)和foundation IP。宏單元中包含與AMBA匯流排相關的IP，有DW_ahb(ARM AMBA2.0
AHB匯流排IP、DW_amba_ictl(ARMAMBA2.0中斷IP)、DW_apb(ARMAMBA 2.0 APB 匯流排IP)和DW_apb_uart(ARM AMBA2.0 APB UART)等。
    由此，可以藉助Synopsys公司提供的AMBA匯流排IP構建SoC，加速系統集成和驗證。首先到Synopsys的FTP或EST下載昕需要的宏單元，藉助coreConsultant在相應的目錄下安裝coreKit 並且創建一個工作環境，然後設定此宏單元的可變參數，以符合系統要求，此外還必須設定綜合相關的參數。設定完參數后，還要驗證所設定的參數是否符合系統規範。初步驗證后，便可進一步將宏單元綜合成所需的網表。產生網表之後，仍須利用宏單元內的驗證環境來確定綜合后網表的所有功能都能正常工作。如果所有功能都驗證完成，就可以將這個IP放置到系統中。用DesignWare搭建的一個基於AMBA匯流排結構的SoC系統如圖4所示，其中包括了用於驗證AMBA 匯流排協議的VIP。
 

結語
    隨著複雜IP核在目前和下一代ASIC設計中的廣泛應用，半導體公司開始採用片上匯流排標準化集成技術。ARM 公司研發的AMBA匯流排規範提供了一種特殊的機制，可將RISC處理器集成在其他IP核和外設中。同時，Synopsys提供的DesignWare中的IP可以加速基於AMBA匯流排結構的SoC晶元設計。這種技術成功地應用在TD-SCDMA系統終端基帶數字晶元的設計中，縮短了系統設計，IP集成和驗證的時間。