Verilog模擬PS2協議

admin @ 2014-03-26 , reply:0

概述
本來以為模擬PS2協議相當的麻煩,今天下了一本PS2協議手冊看了半天,原來讀鍵盤值相當簡單嘛,比模擬SPI、I2C簡單多了呵呵。下面介紹一下具體過程1.明確接線關係,只需接4根線,VCC要+5V,3.……

本來以為模擬PS2協議相當的麻煩,今天下了一本PS2協議手冊看了半天,原來讀鍵盤值相當簡單嘛,比模擬SPI、I2C簡單多了呵呵。
下面介紹一下具體過程

1.明確接線關係,只需接4根線,VCC要+5V,3.3我測試過不能用,時鐘和數據線要用bidir雙向口線,FPGA可以不用外接上拉電阻。另外,USB鍵盤也可以用,只要用一個轉接頭轉成PS2即可。
 
2.讀取基本的鍵盤數據,不需要FPGA發送任何數據,只需讀取鍵盤發回來的數據即可
如下面的時序圖,每次鍵盤發送11個clock信號,我們需要做的事情就是在時鐘的下降沿讀取數據
 
3.如何來採樣CLK低電平?
這裡可以用一個FIFO來儲存數據,如下面的程序,當ps2_clk信號處於下降沿時,ps2_clk_fallingedge值將被置高

reg [2:0] ps2_clkr;//用一個fifo來採樣ps2_clk信號;
always @(posedge clk)
ps2_clkr <= {ps2_clkr[1:0], ps2_clk};

wire ps2_clk_risingedge = (ps2_clkr[2:1]==2'b01); // now we can detect ps2_clk rising edges
wire ps2_clk_fallingedge = (ps2_clkr[2:1]==2'b10); // and falling edges

4.當檢測到第一個低電平時,我們只需要連續讀取11個周期值就可以了,這裡用一個變數i來控制

always @(posedge clk)
if(rst)
i <= 0;
else
begin
if(ps2_clk_fallingedge)
begin
data2[i] <= data[i];
data[i] <= ps2_data;
if(i<10) i <= i+1;
else i <= 0;
end
end

最後來解釋下這11個數據的功能,如下表
 
5.如果想進一步區分鍵值,就需要查表了,如下表
 
基本按鍵,鍵盤會發送“F0”+“鍵碼”
擴展按鍵,則發送“E0”+“F0”+“鍵碼”
大家都來試一下吧,一個下午就能搞定!

附程序,晶振頻率降至1MHz,用LED輸出鍵值
//==============================================================
module ps2(clk, rst, ps2_clk, ps2_data, data ,data2);

input clk, rst, ps2_clk , ps2_data;
output [10:0] data;
output [10:0] data2;

reg [3:0] i;
reg [10:0] data;//another fifo
reg [10:0] data2;

reg [2:0] ps2_clkr;//用一個fifo來採樣ps2_clk信號;
always @(posedge clk)
ps2_clkr <= {ps2_clkr[1:0], ps2_clk};

wire ps2_clk_risingedge = (ps2_clkr[2:1]==2'b01); // now we can detect ps2_clk rising edges
wire ps2_clk_fallingedge = (ps2_clkr[2:1]==2'b10); // and falling edges

always @(posedge clk)
if(rst)
i <= 0;
else
begin
if(ps2_clk_fallingedge)
begin
data2[i] <= data[i];
data[i] <= ps2_data;
if(i<10) i <= i+1;
else i <= 0;
end
end

endmodule
//========================================================




[admin via 研發互助社區 ] Verilog模擬PS2協議已經有3668次圍觀

http://cocdig.com/docs/show-post-42956.html