基於TMS320DM642圖像採集處理系統設計及實現

    隨著計算機技術的快速發展和市場需要的逐步擴大，各種視頻信息處理技術發揮了越來越重要的作用，廣泛應用於網路多媒體通信、實時監控系統、高清晰度數字電視等方面。在視頻處理領域中，由於處理的數據量大，演算法複雜度高，因此處理的實時性成為一大難題。在這種情況下，多媒體處理器TMS320DM642以其豐富的外設介面和高速的處理能力，使基於其設計出的產品在圖像質量、硬體成本和靈活性等方面都優於專門的視頻編解碼晶元。本系統主要研究基於TMS320DM642罔像採集和處理系統的設計及應用。

1 系統基本原理
    本系統主要由視頻解碼模塊、DSP(TMS320DM642)模塊、外部存儲器模塊(包括數據存儲器和程序存儲器)、PCI匯流排驅動模塊、電源管理模塊及JTAG介面等六大模塊組成。
    由攝像機輸入的1路複合視頻信號(CVBS)進入視頻解碼晶元SAA7115，在解碼晶元中完成模擬視頻的數字化、圖像信號與同步信號的分離；從解碼器中輸出的數字圖像數據進入DSP視頻輸入口的FIFO緩存，通過EDMA送到DSP的外部數據存儲器中；處理后的圖像存人輸出緩存，再由DSP自帶的PCI介面將處理后的圖像送給外部主設備。系統的工作原理框圖見圖1。
 
圖1 系統工作原理框圖

2 圖像採集處理系統硬體設計
2.1 視頻解碼模塊
    由於設計中採用模擬攝像機進行視頻數據的採集，因此需要使用視頻解碼晶元將採集到的模擬數據進行數字化，然後傳給DM642的視頻埠進行處理。視頻解碼晶元採用SAA7115，省去時鐘同步電路的設計，簡化介面電路，提高系統的可靠性。由攝像機採集到的模擬信號經過視頻端子進入到解碼器SAA7115的模擬端AI11，經模擬處理和A/D轉換后產生數字色度信號和亮度信號，分別對其進行處理。亮度信號處理的結果一路送到信號處理器，進行綜合處理，產生Y和uV信號，經格式化后採用4:2:2 YUV格式從IPD[7..0]輸出直接連接到DM642視頻口的VP0[9..2]管腳；另一路經過同步分離器，由數字PLL產生相應的同步信號與DM642的VP0CTL0和VP0CTL1相連，同時PLL驅動時鐘發生器，產生27MHz的時鐘同步信號LLC，輸出到DM642的VP0CLK0管腳。解碼器SAA7115與DM642的視頻介面的原理見圖2。
 
圖2 SAA7115與DM642視頻口原理圖
   所有這些功能均在I2C匯流排控制下完成。SCL作為I2C介面的時鐘線與DM642的SCL相連，SDA作為I2C介面的數據線與DM642的SDA相連。通過SCL和SDA的時序配合，可由DM642向SAA7115的寄存器寫入數據或讀出數據。
2.2 DSP圖像處理模塊
    本系統中視頻口VP0作為輸入，與視頻解碼器SAA7115的IPD(image port)相連。從解碼器SAA7115出來的BT.656數據流進入VP口后，經由BT.656捕獲通道，進入到視頻口緩衝區中，每個視頻口都有1個5120B的視頻輸入/輸出緩衝區，視頻口輸入的數據分別進入捕獲FIFO A和FIFO B，其中Y緩存2560B，Cb和Cr緩存分別為1280B。根據輸出的同步脈衝產生幀存儲器的地址信號、讀寫和片選等控制信號，將圖像逐幀存入SDRAM存儲器中，通過中斷通知DSP讀取。DM642通過EDMA事件實現視頻口緩衝區和片內L2存儲器之間的數據傳遞。用戶編程設定1個緩衝區閾值用以產生EDMA事件。BT.656格式的數據流經由捕獲通道分別進入各自的緩衝區，並打包成64b的雙字。當雙字增至緩衝區閾值時觸發EDMA事件，存儲器映射寄存器即作為EDMA數據傳輸的源地址。為保證每一場的數據能夠全部傳完且沒有遺漏，每次EDMA傳輸的數據大小應等於閾值。由於DM642的強大處理能力，用戶演算法作為任務線程嵌入DSP軟體系統中。此時，DSP自動將Flash存儲器中的程序自舉到DSP的內部程序存儲區，並開始執行程序，調用用戶演算法對緩存中的視頻數據逐幀進行處理。處理后的數據暫時存入SDRAM存儲器中，或通過DM642的PCI介面傳輸到PCI匯流排介面然後進入計算機。DM642的PCI介面和PCI匯流排介面之間用3片匯流排驅動晶元連接，這樣既能增強PCI匯流排驅動能力，又能實現PCI匯流排介面與DM642的I/O口的電平轉換功能。
2.3 外圍存儲模塊
    本系統主要用於視頻圖像的處理，因此在處理過程中會產生大量數據；而DM642內部最多僅有256kB的RAM，所以需要擴展大容量的外部存儲器才能滿足數據處理的需要。系統通過DM642的EMIF介面外部擴展存儲器，擴展兩片SDRAM用於存儲程序、數據和緩存數字視頻信息，擴展1片Flash存儲器用於固化程序和一些掉電后仍需保存的用戶數據。系統採用MT48LCAM32B2
SDRAM 存儲器，大小為1Meg×32bit×4banks，1片Flash AM29LV081B存儲器。EMIF提供了對SDRAM的無縫介面，在CEO空間提供了64bit寬的SDRAM介面匯流排，把2片32位的SDRAM並接，實現CEO空間的64bit存取，用於存放程序和緩存數字視頻。EMIFA提供了4個彼此獨立的外部存儲介面CE[3:0]，為從Flash啟動，將Flash連接到CE1，將SDRAM連接到CE0。DM642的EMIF和64位SDRAM及Flash存儲器的介面原理圖見圖3。
 
圖3 DM642的EMIF和64位SDRAM 及Flash存儲器的介面原理圖
2.4 電源管理部分
    本系統所需電源為+5V、+3.3V和+1.4V，其中+5V為電平轉換晶元電源，+3.3V為DM642的I/O口、解碼器及其他晶元的電源，+1.4V為DM642 CPU內核電源。TMS320DM642採用低電壓供電方式，大大降低DSP晶元的功耗。CPU內核電壓+1.4V，外設I/O電壓+3.3V，降低內核電壓主要是降低功耗。
    外部介面引腳採用+3.3V電壓，便於直接與外部器件介面。由於是兩種不同的電壓，所以要考慮供電系統的配合問題。在上電過程中，保證CPU內核電源先上電，最晚也應當與外設I/O電源
同時上電。關閉電源時，先關閉I/O電源，再關閉內核電源。如果內核上電晚於I/O，則會發生內部匯流排競爭，從而產生不可預定的結果；因此，在本系統中加入了電壓監控電路。

3 系統軟體編程部分
    為了搭建1個可以實現各種圖像演算法的硬體平台，本系統的程序主要包括以下幾個部分：系統引導部分，DM642的初始化程序(包括片內外設的選擇、EMIFA初始化、IIC模塊的初始化、VP口初始化)，解碼器的初始化，Flash的讀寫程序，EDMA進行視頻數據傳輸的設置等。
    系統斷電時，程序、初始化數據等都存在片外的Flash里。上電后，DM642從外部Flash中將程序引導到片內存儲器，開始運行程序。系統啟動時，系統上電複位，從Flash載入程序，並進行系統初始化，主要完成晶元初始化、外圍硬體配置，為圖像輸入及處理做好準備。DM642發啟動採集信號，送入圖像信號，產生SDRAM的地址、讀寫、選通等邏輯信號，將圖像寫入SDRAM中。寫完1幀圖像發中斷信號通知DM642讀取，DM642從SDRAM中將1幀圖像讀入，運用圖像處理演算法進行處理。
    系統自動將0x9000 0000～0x9000 03FF地址的程序和數據搬移到0x0000～0x0000 03FF地址，對EMIFA中的CE0、CE1寄存器進行配置；然後將片外0x9000 0400以後的Flash中的程序搬移到0x0000 0400以後的片內RAM中或片外SDRAM中，程序指針跳轉到rts6400.Lib中的C入口點c_int00執行C初始化函數。初始化工作完成後，便進行圖像採集。由攝像機攝入的PAL制式圖像傳送到SAA7115解碼器，解碼器將信號轉變成并行的BT.656圖像碼流送到DM642的視頻口VP0口，DM642視頻口解碼BT.656，得到YUV(4:2:2)格式的圖像，並通過EDMA傳輸到SDRAM中存儲。圖像每場為720×288(寬×高)，每幀720×576(寬×高)。CPU通過訪問SDRAM中的圖像數據，根據程序進行圖像處理。系統的主程序結構框圖見圖4。
 
圖4 系統的主程序結構框圖

4 結束語
    本系統研究並設計了1個通用的基於DM642的視頻採集處理系統。與其他視頻處理系統相比，它有著諸多優勢：在處理器方面，為了實現較高的實時性，且能夠滿足對運動圖像進行處理的要求，系統採用了專門用於多媒體處理的TMS320DM642晶元作為處理器，使得系統硬體設計相對容易，提高了系統整體的性價比；在視頻採集方面，採用了專門的解碼晶元來完成，這樣避免出現傳統視頻採集電路中存在的“DSP花費大量時間進行圖像採集的控制”問題，從而將DSP解放出來，更高效地進行圖像處理工作；具有很強的可編程性.可以利用外接的SDRAM編程實現MPEG2、MPEG4、H.263等多種視頻壓縮編解碼演算法，在適用性上遠優於專用視頻編解碼系統；由於DSP的運算速度快，所以實時性強也是本系統的一大優勢。
    因此，本系統可以作為許多視頻圖像處理演算法開發、驗證的硬體平台，也可以作為各種多媒體應用系統的核心部件。