對基於陣列乘法器、修正布斯演算法(MBA)乘法器、華萊士(WT)乘法器和MBA-WT混合乘法器的四種架構的32位乘法器性能進行了比較，在選擇乘法器時,應……...
本文在分析了非對稱同步FIFO的結構特點及其設計難點的基礎上，採用VHDL描述語言，並結合FPGA，實現了一種非對稱同步FIFO的設計。引言 FIFO是……...
我們為什麼要輸出fsdb格式的波形文件的,原因之一是fsdb文件比較小,其二是該格式可以由Debussy讀取,以便使用Debussy進行代碼分析.我們要輸出fsdb的話,要通過PLI來調用Debuss……...
摘要：本文主要介紹了基於FPGA技術實現與PC串列通信的過程，給出了各個模塊的具體實現方法，分析了實現結果，驗證了串列通信的正確性。引言 串列通信即串列數據傳輸，實現……...
TEXTIO在VHDL模擬與磁碟文件之間架起了橋樑，使用文本文件擴展VHDL的模擬功能。本文介紹TEXTIO程序包，以一個加法器實例說明TEXTIO的使用方法，最後……...
1概述1.1Nios簡介 Nios是Altera公司以RISC為基礎的可配置、可裁減軟核處理器。它具有16位指令集和16/32位數據通路，通過將包括16或32位高性能……...
串列介面(RS-232)串列介面是連接FPGA和PC機的一種簡單方式。這個項目向大家展示了如果使用FPGA來創建RS-232收發器。 整個項目包括5個部分 RS232是怎樣工作的&……...
文章簡介：在超大規模數字集成電路的設計中，我們使用邏輯綜合工具來完成從RTL設計到門級網表的轉化。我們希望它綜合出的門級網表與我們的RTL設計在邏輯和時序上完全一致。但是某些書寫風格和設計思路卻會造成……...
同步電路的速度是指同步時鐘的速度。同步時鐘愈快，電路處理數據的時間間隔越短，電路在單位時間處理的數據量就愈大。我們先來看一看同步電路中數據傳遞的一個基本模型：如下圖……...
由於現場可編程門陣列（FPGA）器件具有工作速度快、集成度高和現場可編程等特點，因而在數字信號處理中得到廣泛的應用，越來越受到硬體電路設計師們的青睞。直接數字頻率合……...
