手機PCB的可靠性設計

    隨著手機功能的增加,對PCB板的設計要求日益曾高,伴隨著一輪藍牙設備、蜂窩電話和3G時代來臨,使得工程師越來越關注RF電路的設計技巧。射頻(RF)電路板設計由於在理論上還有很多不確定性，因此常被形容為一種“黑色藝術”，但這個觀點只有部分正確，RF電路板設計也有許多可以遵循的準則和不應該被忽視的法則。不過，在實際設計時，真正實用的技巧是當這些準則和法則因各種設計約束而無法準確地實施時如何對它們進行折衷處理。當然，有許多重要的RF設計課題值得討論，包括阻抗和阻抗匹配、絕緣層材料和層疊板以及波長和駐波，所以這些對手機的EMC、EMI影響都很大，下面就對手機PCB板的在設計RF布局時必須滿足的條件加以總結：

3.1 儘可能地把高功率RF放大器(HPA)和低噪音放大器(LNA)隔離開來，簡單地說，就是讓高功率RF發射電路遠離低功率RF接收電路。手機功能比較多、元器件很多，但是PCB空間較小，同時考慮到布線的設計過程限定最高，所有的這一些對設計技巧的要求就比較高。這時候可能需要設計四層到六層PCB了，讓它們交替工作，而不是同時工作。高功率電路有時還可包括RF緩衝器和壓控制振蕩器(VCO)。確保PCB板上高功率區至少有一整塊地，最好上面沒有過孔，當然，銅皮越多越好。敏感的模擬信號應該儘可能遠離高速數字信號和RF信號。

3.2 設計分區可以分解為物理分區和電氣分區。物理分區主要涉及元器件布局、朝向和屏蔽等問題；電氣分區可以繼續分解為電源分配、RF走線、敏感電路和信號以及接地等的分區。
3.2.1 我們討論物理分區問題。元器件布局是實現一個優秀RF設計的關鍵，最有效的技術是首先固定位於RF路徑上的元器件，並調整其朝向以將RF路徑的長度減到最小，使輸入遠離輸出，並儘可能遠地分離高功率電路和低功率電路。
    最有效的電路板堆疊方法是將主接地面(主地)安排在表層下的第二層，並儘可能將RF線走在表層上。將RF路徑上的過孔尺寸減到最小不僅可以減少路徑電感，而且還可以減少主地上的虛焊點，並可減少RF能量泄漏到層疊板內其他區域的機會。在物理空間上，像多級放大器這樣的線性電路通常足以將多個RF區之間相互隔離開來，但是雙工器、混頻器和中頻放大器/混頻器總是有多個RF/IF信號相互干擾，因此必須小心地將這一影響減到最小。

3.2.2 RF與IF走線應儘可能走十字交叉，並儘可能在它們之間隔一塊地。正確的RF路徑對整塊PCB板的性能而言非常重要，這也就是為什麼元器件布局通常在手機PCB板設計中佔大部分時間的原因。在手機PCB板設計上，通常可以將低噪音放大器電路放在PCB板的某一面，而高功率放大器放在另一面，並最終通過雙工器把它們在同一面上連接到RF端和基帶處理器端的天線上。需要一些技巧來確保直通過孔不會把RF能量從板的一面傳遞到另一面，常用的技術是在兩面都使用盲孔。可以通過將直通過孔安排在PCB板兩面都不受RF干擾的區域來將直通過孔的不利影響減到最小。有時不太可能在多個電路塊之間保證足夠的隔離，在這種情況下就必須考慮採用金屬屏蔽罩將射頻能量屏蔽在RF區域內，金屬屏蔽罩必須焊在地上，必須與元器件保持一個適當距離，因此需要佔用寶貴的PCB板空間。儘可能保證屏蔽罩的完整非常重要，進入金屬屏蔽罩的數字信號線應該儘可能走內層，而且最好走線層的下面一層PCB是地層。RF信號線可以從金屬屏蔽罩底部的小缺口和地缺口處的布線層上走出去，不過缺口處周圍要儘可能地多布一些地，不同層上的地可通過多個過孔連在一起。

3.2.3 恰當和有效的晶元電源去耦也非常重要。許多集成了線性線路的RF晶元對電源的噪音非常敏感，通常每個晶元都需要採用高達四個電容和一個隔離電感來確保濾除所有的電源噪音。一塊集成電路或放大器常常帶有一個開漏極輸出，因此需要一個上拉電感來提供一個高阻抗RF負載和一個低阻抗直流電源，同樣的原則也適用於對這一電感端的電源進行去耦。有些晶元需要多個電源才能工作，因此你可能需要兩到三套電容和電感來分別對它們進行去耦處理，電感極少并行靠在一起，因為這將形成一個空芯變壓器並相互感應產生干擾信號，因此它們之間的距離至少要相當於其中一個器件的高度，或者成直角排列以將其互感減到最小。

3.2.4 電氣分區原則大體上與物理分區相同，但還包含一些其它因素。手機的某些部分採用不同工作電壓，並藉助軟體對其進行控制，以延長電池工作壽命。這意味著手機需要運行多種電源，而這給隔離帶來了更多的問題。電源通常從連接器引入，並立即進行去耦處理以濾除任何來自線路板外部的雜訊，然後再經過一組開關或穩壓器之後對其進行分配。手機PCB板上大多數電路的直流電流都相當小，因此走線寬度通常不是問題，不過，必須為高功率放大器的電源單獨走一條儘可能寬的大電流線，以將傳輸壓降減到最低。為了避免太多電流損耗，需要採用多個過孔來將電流從某一層傳遞到另一層。此外，如果不能在高功率放大器的電源引腳端對它進行充分的去耦，那麼高功率雜訊將會輻射到整塊板上，並帶來各種各樣的問題。高功率放大器的接地相當關鍵，並經常需要為其設計一個金屬屏蔽罩。在大多數情況下，同樣關鍵的是確保RF輸出遠離RF輸入。這也適用於放大器、緩衝器和濾波器。在最壞情況下，如果放大器和緩衝器的輸出以適當的相位和振幅反饋到它們的輸入端，那麼它們就有可能產生自激振蕩。在最好情況下，它們將能在任何溫度和電壓條件下穩定地工作。實際上，它們可能會變得不穩定，並將噪音和互調信號添加到RF信號上。如果射頻信號線不得不從濾波器的輸入端繞回輸出端，這可能會嚴重損害濾波器的帶通特性。為了使輸入和輸出得到良好的隔離，首先必須在濾波器周圍布一圈地，其次濾波器下層區域也要布一塊地，並與圍繞濾波器的主地連接起來。把需要穿過濾波器的信號線儘可能遠離濾波器引腳也是個好方法。
     此外，整塊板上各個地方的接地都要十分小心，否則會在引入一條耦合通道。有時可以選擇走單端或平衡RF信號線，有關交叉干擾和EMC/EMI的原則在這裡同樣適用。平衡RF信號線如果走線正確的話，可以減少雜訊和交叉干擾，但是它們的阻抗通常比較高，而且要保持一個合理的線寬以得到一個匹配信號源、走線和負載的阻抗，實際布線可能會有一些困難。緩衝器可以用來提高隔離效果，因為它可把同一個信號分為兩個部分，並用於驅動不同的電路，特別是本振可能需要緩衝器來驅動多個混頻器。當混頻器在RF頻率處到達共模隔離狀態時，它將無法正常工作。緩衝器可以很好地隔離不同頻率處的阻抗變化，從而電路之間不會相互干擾。緩衝器對設計的幫助很大，它們可以緊跟在需要被驅動電路的後面，從而使高功率輸出走線非常短，由於緩衝器的輸入信號電平比較低，因此它們不易對板上的其它電路造成干擾。壓控振蕩器(VCO)可將變化的電壓轉換為變化的頻率，這一特性被用於高速頻道切換，但它們同樣也將控制電壓上的微量雜訊轉換為微小的頻率變化，而這就給RF信號增加了雜訊。

3.2.5 要保證不增加雜訊必須從以下幾個方面考慮：首先，控制線的期望頻寬範圍可能從DC直到2MHz，而通過濾波來去掉這麼寬頻帶的雜訊幾乎是不可能的；其次，VCO控制線通常是一個控制頻率的反饋迴路的一部分，它在很多地方都有可能引入雜訊，因此必須非常小心處理VCO控制線。要確保RF走線下層的地是實心的，而且所有的元器件都牢固地連到主地上，並與其它可能帶來雜訊的走線隔離開來。此外，要確保VCO的電源已得到充分去耦，由於VCO的RF輸出往往是一個相對較高的電平，VCO輸出信號很容易干擾其它電路，因此必須對VCO加以特別注意。事實上，VCO往往布放在RF區域的末端，有時它還需要一個金屬屏蔽罩。諧振電路(一個用於發射機，另一個用於接收機)與VCO有關，但也有它自己的特點。簡單地講，諧振電路是一個帶有容性二極體的并行諧振電路，它有助於設置VCO工作頻率和將語音或數據調製到RF信號上。所有VCO的設計原則同樣適用於諧振電路。由於諧振電路含有數量相當多的元器件、板上分布區域較寬以及通常運行在一個很高的RF頻率下，因此諧振電路通常對雜訊非常敏感。信號通常排列在晶元的相鄰腳上，但這些信號引腳又需要與相對較大的電感和電容配合才能工作，這反過來要求這些電感和電容的位置必須靠得很近，並連回到一個對雜訊很敏感的控制環路上。要做到這點是不容易的。
    自動增益控制(AGC)放大器同樣是一個容易出問題的地方，不管是發射還是接收電路都會有AGC放大器。AGC放大器通常能有效地濾掉雜訊，不過由於手機具備處理髮射和接收信號強度快速變化的能力，因此要求AGC電路有一個相當寬的帶寬，而這使某些關鍵電路上的AGC放大器很容易引入雜訊。設計AGC線路必須遵守良好的模擬電路設計技術，而這跟很短的運放輸入引腳和很短的反饋路徑有關，這兩處都必須遠離RF、IF或高速數字信號走線。同樣，良好的接地也必不可少，而且晶元的電源必須得到良好的去耦。如果必須要在輸入或輸出端走一根長線，那麼最好是在輸出端，通常輸出端的阻抗要低得多，而且也不容易感應雜訊。通常信號電平越高，就越容易把雜訊引入到其它電路。在所有PCB設計中，儘可能將數字電路遠離模擬電路是一條總的原則，它同樣也適用於RF PCB設計。公共模擬地和用於屏蔽和隔開信號線的地通常是同等重要的，因此在設計早期階段，仔細的計劃、考慮周全的元器件布局和徹底的布局評估都非常重要，同樣應使RF線路遠離模擬線路和一些很關鍵的數字信號，所有的RF走線、焊盤和元件周圍應儘可能多填接地銅皮，並儘可能與主地相連。如果RF走線必須穿過信號線，那麼盡量在它們之間沿著RF走線布一層與主地相連的地。如果不可能的話，一定要保證它們是十字交叉的，這可將容性耦合減到最小，同時儘可能在每根RF走線周圍多布一些地，並把它們連到主地。此外，將并行RF走線之間的距離減到最小可以將感性耦合減到最小。一個實心的整塊接地面直接放在表層下第一層時，隔離效果最好，儘管小心一點設計時其它的做法也管用。在PCB板的每一層，應布上儘可能多的地，並把它們連到主地面。儘可能把走線靠在一起以增加內部信號層和電源分配層的地塊數量，並適當調整走線以便你能將地連接過孔布置到表層上的隔離地塊。應當避免在PCB各層上生成遊離地，因為它們會像一個小天線那樣拾取或注入噪音。在大多數情況下，如果你不能把它們連到主地，那麼你最好把它們去掉。

3.3 在手機PCB板設計時，應對以下幾個方面給予極大的重視
3.3.1 電源、地線的處理
      既使在整個PCB板中的布線完成得都很好，但由於電源、 地線的考慮不周到而引起的干擾，會使產品的性能下降，有時甚至影響到產品的成功率。所以對電、地線的布線要認真對待，把電、地線所產生的噪音干擾降到最低限度，以保證產品的質量。對每個從事電子產品設計的工程人員來說都明白地線與電源線之間噪音所產生的原因， 現只對降低式抑制噪音作以表述：
(1)、眾所周知的是在電源、地線之間加上去耦電容。
(2)、盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關係是：地線＞電源線＞信號線，通常信號線寬為：0.2～0.3mm,最經細寬度可達0.05～0.07mm,電源線為1.2～2.5 mm。 對數字電路的PCB可用寬的地導線組成一個迴路, 即構成一個地網來使用(模擬電路的地不能這樣使用) 
(3)、用大面積銅層作地線用,在印製板上把沒被用上的地方都與地相連接作為地線用。或是做成多層板，電源，地線各佔用一層。

3.3.2 數字電路與模擬電路的共地處理
      現在有許多PCB不再是單一功能電路（數字或模擬電路），而是由數字電路和模擬電路混合構成的。因此在布線時就需要考慮它們之間互相干擾問題，特別是地線上的噪音干擾。數字電路的頻率高，模擬電路的敏感度強，對信號線來說，高頻的信號線儘可能遠離敏感的模擬電路器件，對地線來說，整人PCB對外界只有一個結點，所以必須在PCB內部進行處理數、模共地的問題，而在板內部數字地和模擬地實際上是分開的它們之間互不相連，只是在PCB與外界連接的介面處（如插頭等）。數字地與模擬地有一點短接，請注意，只有一個連接點。也有在PCB上不共地的，這由系統設計來決定。

3.3.3 信號線布在電（地）層上
      在多層印製板布線時，由於在信號線層沒有布完的線剩下已經不多，再多加層數就會造成浪費也會給生產增加一定的工作量，成本也相應增加了，為解決這個矛盾，可以考慮在電（地）層上進行布線。首先應考慮用電源層，其次才是地層。因為最好是保留地層的完整性。

3.3.4 大面積導體中連接腿的處理
      在大面積的接地（電）中，常用元器件的腿與其連接，對連接腿的處理需要進行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，但對元件的焊接裝配就存在一些不良隱患如：①焊接需要大功率加熱器。②容易造成虛焊點。所以兼顧電氣性能與工藝需要，做成十字花焊盤，稱之為熱隔離（heat shield）俗稱熱焊盤（Thermal），這樣，可使在焊接時因截面過分散熱而產生虛焊點的可能性大大減少。多層板的接電（地）層腿的處理相同。

3.3.5 布線中網路系統的作用
      在許多CAD系統中，布線是依據網路系統決定的。網格過密，通路雖然有所增加，但步進太小，圖場的數據量過大，這必然對設備的存貯空間有更高的要求，同時也對象計算機類電子產品的運算速度有極大的影響。而有些通路是無效的，如被元件腿的焊盤佔用的或被安裝孔、定們孔所佔用的等。網格過疏，通路太少對布通率的影響極大。所以要有一個疏密合理的網格系統來支持布線的進行。標準元器件兩腿之間的距離為0.1英寸(2.54mm),所以網格系統的基礎一般就定為0.1英寸(2.54 mm)或小於0.1英寸的整倍數，如：0.05英寸、0.025英寸、0.02英寸等。

3.4 進行高頻PCB設計的技巧和方法如下：
3.4.1 傳輸線拐角要採用45°角，以降低回損
3.4.2 要採用絕緣常數值按層次嚴格受控的高性能絕緣電路板。這種方法有利於對絕緣材料與鄰近布線之間的電磁場進行有效管理。
3.4.3 要完善有關高精度蝕刻的PCB設計規範。要考慮規定線寬總誤差為+/-0.0007英寸、對布線形狀的下切(undercut)和橫斷面進行管理並指定布線側壁電鍍條件。對布線(導線)幾何形狀和塗層表面進行總體管理，對解決與微波頻率相關的趨膚效應問題及實現這些規範相當重要。
3.4.4 突出引線存在抽頭電感，要避免使用有引線的組件。高頻環境下，最好使用表面安裝組件。
3.4.5 對信號過孔而言，要避免在敏感板上使用過孔加工(pth)工藝，因為該工藝會導致過孔處產生引線電感。
3.4.6 要提供豐富的接地層。要採用模壓孔將這些接地層連接起來防止3維電磁場對電路板的影響。
3.4.7 要選擇非電解鍍鎳或浸鍍金工藝，不要採用HASL法進行電鍍。這種電鍍表面能為高頻電流提供更好的趨膚效應(圖2)。此外，這種高可焊塗層所需引線較少，有助於減少環境污染。
3.4.8 阻焊層可防止焊錫膏的流動。但是，由於厚度不確定性和絕緣性能的未知性，整個板表面都覆蓋阻焊材料將會導致微帶設計中的電磁能量的較大變化。一般採用焊壩(solder dam)來作阻焊層。的電磁場。這種情況下，我們管理著微帶到同軸電纜之間的轉換。在同軸電纜中，地線層是環形交織的，並且間隔均勻。在微帶中，接地層在有源線之下。這就引入了某些邊緣效應，需在設計時了解、預測並加以考慮。當然，這種不匹配也會導致回損，必須最大程度減小這種不匹配以避免產生噪音和信號干擾。

3.5 電磁兼容性設計
      電磁兼容性是指電子設備在各種電磁環境中仍能夠協調、有效地進行工作的能力。電磁兼容性設計的目的是使電子設備既能抑制各種外來的干擾，使電子設備在特定的電磁環境中能夠正常工作，同時又能減少電子設備本身對其它電子設備的電磁干擾。

3.5.1 選擇合理的導線寬度
      由於瞬變電流在印製線條上所產生的衝擊干擾主要是由印製導線的電感成分造成的，因此應盡量減小印製導線的電感量。印製導線的電感量與其長度成正比，與其寬度成反比，因而短而精的導線對抑制干擾是有利的。時鐘引線、行驅動器或匯流排驅動器的信號線常常載有大的瞬變電流，印製導線要儘可能地短。對於分立元件電路，印製導線寬度在1.5mm左右時，即可完全滿足要求；對於集成電路，印製導線寬度可在0.2～1.0mm之間選擇。

3.5.2 採用正確的布線策略
      採用平等走線可以減少導線電感，但導線之間的互感和分佈電容增加，如果布局允許，最好採用井字形網狀布線結構，具體做法是印製板的一面橫向布線，另一面縱向布線，然後在交叉孔處用金屬化孔相連。

3.5.3 為了抑制印製板導線之間的串擾，在設計布線時應盡量避免長距離的平等走線，儘可能拉開線與線之間的距離，信號線與地線及電源線儘可能不交叉。在一些對干擾十分敏感的信號線之間設置一根接地的印製線，可以有效地抑制串擾。

3.5.4 為了避免高頻信號通過印製導線時產生的電磁輻射，在印製電路板布線時，還應注意以下幾點：
      （1）盡量減少印製導線的不連續性，例如導線寬度不要突變，導線的拐角應大於90度禁止環狀走線等。
      （2）時鐘信號引線最容易產生電磁輻射干擾，走線時應與地線迴路相靠近，驅動器應緊挨著連接器。
      （3）匯流排驅動器應緊挨其欲驅動的匯流排。對於那些離開印製電路板的引線，驅動器應緊緊挨著連接器。
      （4）數據匯流排的布線應每兩根信號線之間夾一根信號地線。最好是緊緊挨著最不重要的地址引線放置地迴路，因為後者常載有高頻電流。
      （5）在印製板布置高速、中速和低速邏輯電路時，應按照圖1的方式排列器件。

3.5.5 抑制反射干擾
       為了抑制出現在印製線條終端的反射干擾，除了特殊需要之外，應儘可能縮短印製線的長度和採用慢速電路。必要時可加終端匹配，即在傳輸線的末端對地和電源端各加接一個相同阻值的匹配電阻。根據經驗，對一般速度較快的TTL電路，其印製線條長於10cm以上時就應採用終端匹配措施。匹配電阻的阻值應根據集成電路的輸出驅動電流及吸收電流的最大值來決定。

3.5.6 電路板設計過程中採用差分信號線布線策略
        布線非常靠近的差分信號對相互之間也會互相緊密耦合，這種互相之間的耦合會減小EMI發射，通常(當然也有一些例外)差分信號也是高速信號，所以高速設計規則通常也都適用於差分信號的布線，特別是設計傳輸線的信號線時更是如此。這就意味著我們必須非常謹慎地設計信號線的布線，以確保信號線的特徵阻抗沿信號線各處連續並且保持一個常數。在差分線對的布局布線過程中，我們希望差分線對中的兩個PCB線完全一致。這就意味著，在實際應用中應該盡最大的努力來確保差分線對中的PCB線具有完全一樣的阻抗並且布線的長度也完全一致。差分PCB線通常總是成對布線，而且它們之間的距離沿線對的方向在任意位置都保持為一個常數不變。通常情況下，差分線對的布局布線總是儘可能地靠近。