集成電路的使用注意事項

》使用集成電路時，其各項電性能指標（電源電壓、靜態工作電流、功率損耗、環境溫度等）應符合規疾要求。

》在電路的設計安裝時，應使集成電路遠離熱源，對輸出功率較大的集成電路應採取有效的散熱措施。

》正確處理好集成電路的空腳，不能擅自將空腳接地、接電源或懸空，應根據各集成電路的實際情況進行處理。

1. CMOS集成電路使用注意事項(1)電源問題①CMOS集成電路的工作電壓一般在3～18 V，但當應用電路中有門電路的模擬應用（如脈衝振蕩、線性放大）時，最低電壓則不應低於4.5 V。由於CMOS集成電路工作電壓寬，故使用不穩壓的電源電路也可以正常工作。但是工作在不同電源電壓的器件，其輸出阻貳、工作速度和功耗是不相同的，在使用中一定要注意。

②CMOS集成電路的電源電壓必須在規疾RD28F1604C3B110範圍內，不能超壓，也不能反接。因為在製造過程中，自然形成許多奇生二極體，在正常電壓下，這些二極體皆處於反偏，對邏輯功能無影響。但是由於這些寄生二極體的存在，一旦電源電壓過高或電壓極性接反，就會使電路產生損壞。

(2)驅動能力問題CMOS電路的驅動能力的提高，除選用驅動能力較強的緩衝器來完成之外，還可將同一個晶元幾個同類電路並聯起來提高，這時驅動能力提高到N倍（N為並聯門的數量）。

(3)輸入端的問題①多餘輸入端的處理。CMOS電路的輸入端不允許懸空，因為懸空會使電位不定，破壞正常的邏輯關係。另外，懸空時輸入阻貳高，易受外界雜訊干擾，使電路產生誤動作，而且也極易造成柵極感應靜電而擊穿。因此“與”門、“與非”門的多餘輸入端要接高電平，“或”門和“或非”門的多餘輸入端要接低電平。若電路的工作速度不高，功耗也不需特別考慮時，則可以將多餘輸入端與使用端並聯。CMOS電路中的多餘輸入端的處理。

②輸入端接長導線時的保護。在應用中有時輸入端需要接長的導線，而長輸入線必然有較大的分佈電容和分佈電感，易形成LC振蕩，特別當輸入端一旦發生負電壓，極易破壞CMOS中的保護二極體。其保護辦法為在輸入端處接一個電阻，R=VDD/1mA。

③輸入端的靜電防護。CMOS集成電路使用時，應特別注意防止靜電感應擊穿。對CMOS電路所用的測試儀器、工具以及連接CMOS塊的電路，都應進行良好的接地。存儲時，必須將CMOS電路裝在金屬內或用金屬箔紙包裝好，以防止外界電場對CMOS電路產生靜電感應將其擊穿。要防止操作人員的靜電干擾造成的損壞，如不宜穿尼龍、化纖衣服，手或工具在接觸集成塊前最好先接地。

④輸入信號的上升和下降時間不宜過長，否則一方面容易造成虛假觸發而導致器件失去正常功能，另一方面還會造成大的損耗。對於74HC系列限於o．5μS以內。若不滿足此要求，需用施密特觸發器件進行輸入整形。

⑤CMOS電路具有很高的輸入阻貳，致使器件易受外界干擾、衝擊和靜電擊穿，因此為了保護CMOS管的氧化層不被擊穿，一般在其內部輸入端接有二極體保護電路。其中R約為1. 5～2.5 kΩ。輸入保護網路的引入使器件的輸入阻貳有一定下降，但仍在l08Ω以上，這樣也給電路的應用帶來了一些限制：

》輸入屯路的過流保護。CMOS電路輸入端的保護二極體，如圖1- 42所示，其導通時電流容限一般為1mA。在可能出現過大瞬態輸入電流(超過10 mA)時，應串接輸入保護電阻。例如，當輸入端接的信號內阻很小或引線很長或輸入電容較大時，在接通和關斷電源時就容易產生較大的瞬態輸入電流，這時必須接輸入保護電阻。若VDD =10 V，則取限流電阻為10 kΩ即可。

》輸入信號的範圍必須為V DD～VSS，以防二極體因正向偏置電流過大而燒壞。因此在工作或測試時，必須按照先接通電源后加入信號，先撤除信號后關電源的順序進行操作。在元件安裝、改變連接、拔插時，必須切斷電源，以防元件受到極大的感應或衝擊而損壞。

》由於保護電路吸收的瞬間能量有限，太大的瞬間信號和過高的靜電電壓將使保護電路失去作用，因此焊接時電烙鐵必須可靠接地，以防漏電擊穿器件輸入端。一般使用時，可斷電后利用電烙鐵的餘熱進行焊接，並先焊接其接地引腳。

》要防止用大電阻帛入V D或Vss端，以免在電路開關期間由於電阻上的壓降引起保護二極體瞬時導通而損壞器件。

(4) CMOS電路的介面問題①CMOS電路與運放連接。當CMOS與運放連接時，若運放採用雙電源Vcc和Vss，CMOS栗用的是獨立的另一組電源V+，即採用如圖1- 43所示電路。電路中，VD1、VD2為鉗位保護二極體，使CMOS輸入電壓處在10 V與地之間。15 kΩ的電阻既作為CMOS的限流電阻，又對二極體進行限流保護。若運放使用單電源，且與CMOS使用的電源一樣，則可直接相連。

②CMOS與TTL等其他電路的連接。在電路中常遇到TTL電路和CMOS電路混合使用的情況。由於這些電路相互之間的電源電壓和輸入、輸出電平及負載能力等參數不同，因此它們之間的連接必須通過電平轉換或電流轉換電路，使前級器件輸出的邏輯電平滿足后級器件對輸入電平的要求，並不得對器件造成損壞。邏輯器件的介面電路主要應注意電平匹配和輸出能力兩個問題，並與器件的電源電壓結合起來考慮。下面分兩種情況來說明：

》 TTL到CMOS的連接。用TTL電路去驅動CMOS電路時，由於CMOS電路是電壓驅動器件，所需電流小，因此電流驅動能力不會有問題，主要是電壓驅動能力問題。

TTL電路輸出高電平的最小值為2.4 V，而CMOS電路的輸入高電平一般高於3.5 V，這就使二者的邏輯電平不能兼容。為此可採用圖1- 44所示電路，在TTL的輸出端與電源之間接一個電阻R。（上拉電阻）可將TTL的電平提高到3.5 V以上。

》若採用的是OC門驅動，則可採用如圖1- 45所示電路。其中R為其外接電阻。R的取值一般在1～4.7kΩ。

》CMOS到TTL的連接。CMOS電路輸出邏輯電平與TTL電路的輸入電平可以兼容，但CMOS電路的驅動電流較小，不能夠直接驅動TTL電路。為此可採用CMOS/TTI。專用介面電路，如CMOS緩衝器CC4049等，經緩衝器之後的高電平輸出電流能滿足TTL電路的要求，低電平輸如電流可達4mA。實現CMOS電路與TTL電路的連接。需說明的是，CMOS與TTL電路的介面電路形式多種多樣，實用中應根據具體情況進行選擇。