歡迎您光臨本站 登入註冊首頁

串列數字鎖相頻率合成器的設計

admin @ 2014-03-14 , reply:0

概述

當前,隨著數字技術的發展及微控制器在電子系統中的廣泛應用,在很大程度上改變了傳統的設計方法,數字頻率合成技術的應用也日益廣泛。數字頻率合成器應用於通信設備中,使得工作頻率的選擇變得極為簡單而又精確。並……

當前,隨著數字技術的發展及微控制器在電子系統中的廣泛應用,在很大程度上改變了傳統的設計方法,數字頻率合成技術的應用也日益廣泛。數字頻率合成器應用於通信設備中,使得工作頻率的選擇變得極為簡單而又精確。並且隨著大規模集成電路(LSI)技術和單片微機技術的迅速發展,大大促進了數字鎖相頻率合成器集成化程度的提高和體積的縮小,滿足了通信設備的高集成度和超小型化的要求。特別適合某些特殊場合的應用。
串列數字鎖相頻率合成器體現了程序設計和鎖相技術的結合。這種合成器從總體結構上看由單片機、鎖相環及可編程分頻器三部分組成。其中可編程分頻器是單片微機與鎖相環之間的介面,同時也是組成數字鎖相頻率合成器的關鍵部件。
1 “吞除脈衝”式數字鎖相頻率合成器的構成
鎖相環路是一個負反饋相位控制系統。它由鑒相器(PD)、環路濾波器(LF)、壓控振蕩器(VCO)和可編程分頻器(÷NP)四個基本部件組成。為保證足夠小的通道間隔和高的工作頻率,可採用吞除脈衝式數字鎖相頻率合成器。所謂“吞除脈衝”技術,就是採用高速雙模前置分頻器,根據模式控制電平的高低,來控制它的分頻比為P 或P +1。此類數字鎖相頻率合成器的結構框圖如圖1所示。圖中,fr為參考頻率;fP為反饋頻率;NP,A為分頻比係數;fO為壓控振蕩器輸出頻率。工作時,前置分頻器先按除“P + 1”方式工作,當吞除計數器計到預置狀態后,轉換成除“P”方式工作。當前置分頻器完成一個工作周期后,又回到除“P + 1”工作狀態。
具有吞除脈衝計數功能的可編程分頻器的總分頻比M有如下關係
M =P × NP+A
(1)
式中P為前置分頻器的分頻比。
2 MB1501晶元介紹
MB1501系列為日本富士通公司的大規模集成數字鎖相頻率合成器,採用CMOS工藝,是一種具有吞除脈衝功能的單片串列集成鎖相頻率合成器晶元。
2.1 MB1501的結構
MB1501系列包含內部振蕩器,參考分頻器,可編程分頻器,相位檢波器,鎖存器,移位寄存器,雙模高速前置分頻器和一位控制鎖存器等主要部件。只需外接環路濾波器、壓控振蕩器、單片微處理器等電路即可構成一個完整的全程掃描頻率合成器。該系列晶元具有如下特點:
最高工作頻率1.1GHz,輸入信號的幅度不低於200mVp-p;工作電壓為2.7~5.5V,典型值為3V;功耗低,在工作電壓為3V,工作頻率為1.1GHz時僅為45mW。
MB1501系列的封裝有兩種:直插式和貼片式。其引腳布置如圖2所示。圖中:
1、2腳為振蕩器OSC的接入端,可接振蕩晶體或作外標頻信號輸入端;
3腳VP為充電泵電源工作電壓輸入端;
4腳VCC為晶元工作電源端;
5腳DO為充電泵源輸出端;
6腳GND為晶元地;


圖1 “ 吞除脈衝”式鎖相頻率合成器組成框圖

圖2 MB1501引腳頂視圖
7腳LD為鎖定指示端,環路鎖定時,LD為高電平,失鎖時,LD為低電平;
8腳fin為前置分頻器輸入端,也就是環路VCO信號輸出端;
9腳Clock為時鐘輸入端,上升沿有效;
10腳Data為串列編程數據入口;
11腳LE為負載使能輸入端(內置上拉電阻),當LE為高時,數據被傳送到相應的鎖存器;
12腳FC為充電泵源輸出特性設置端,當FC為低時,可倒置充電泵源及相位比較器的特性;
13腳fr為參考分頻器輸出信號端;
14腳fP為可編程分頻器輸出信號端,環路鎖定時,fP應與fr相等;
15腳φP和16腳φr為鑒相器輸出。
2.2 MB1501分頻器的編程置數
由於MB1501晶元內設置了移位寄存器,所以該晶元必須採用串列輸入方式實現分頻比的設置。為了使載波頻率的變化有較高的精度,若取參考頻率fr為5kHz,在外接6MHz晶體使內部振蕩器頻率為6MHz的情況下,參考分頻比為6MHZ / 5kHZ =1200。因此僅需改變MB1501可編程分頻器的吞除脈衝計數器分頻比A和可編程計數器分頻比NP即可控制鎖相環的輸出頻率fO,使其工作在相應的工作頻率上。當環路鎖定時,振蕩器的輸出頻率為
fO =(P´ NP + A)× fr
(2)
可編程參考分頻器的數據格式及設置程序如下:
1.可編程參考分頻器數據格式
可編程參考分頻器的數據格式如圖3、圖4所示。

圖3 參考分頻器的數據格式

 圖4 可編程分頻器的數據格式
其中“C”為目標鎖存器控制位,“SW”為前置分頻器計數模式控制位。對參考分頻器“C”、“SW”均置“1”,對可編程分頻器“C”置“0”。S1~ S14為參考分頻器的分頻比。可編程分頻器中S1~S7為吞除脈衝分頻比,即A=0~127;S8 ~S18為可編程分頻比,即NP=16~2047,數據從最高位送入。當使能LE(11腳)有效時,在時鐘信號Clock(9腳)的控制下,數據根據“C”位的值以串列方式通過引腳10被送入MB1501中相應的移位寄存器。據此,可編程分頻器的分頻比設置程序如下。
2.可編程分頻器分頻比設置程序
_SetFreq:
CLR
PE ;送參考分頻器分頻比
CLR
CK
MOV
A ,R7
MOV
R0 ,A
MOV
A ,@R0
MOV
R5 ,A
CALL
SetByte ;送8比特數據
INC
R0
MOV
A ,@R0
MOV
R5 ,A
CALL
SetByte
SETB
PE
CLR
PE ;送可編程分頻器分頻比
INC
R0
MOV
A ,@R0
MOV
R5 ,A
CALL
SetByte ;送8比特數據
INC
R0
MOV
A ,@R0
MOV
R5 ,A
CALL
SetByte
INC
R0

[admin via 研發互助社區 ] 串列數字鎖相頻率合成器的設計已經有3123次圍觀

http://cocdig.com/docs/show-post-570.html