名稱:基於ADSP
摘要：本文是基於ADSP-TS101S的多晶元數字信號處理系統的實現方案。該系統應用於某雷達的信號處理機。文中首先介紹了多片TigerSHARC DSP晶元構成的信號處理系統組成；其次估計系統的運算量，所需計算時間；最後具體說明了CPLD產生複位信號及並-串轉換功能實現的方法。
引言
隨著人們對實時信號處理要求的不斷提高和大規模集成電路的迅速發展，作為數字信號處理的核心和標誌的DSP得到了快速的發展和應用。本文基於ADI公司的一款DSP—— TigerSHARC，比較詳細地介紹了在信號處理系統中的一套具體實現方案。
圖1信號處理機結構框圖
系統設計及各部分功能簡介
本系統是某雷達的信號處理機，通過ADC讀入中頻數據，DSP1、DSP2完成數據的脈衝壓縮和旁瓣抑制，DSP3、DSP4完成數據的積累和求模，DSP5實現視頻數據的歸一化、通過DAC輸出視頻數據和發送并行數據。系統結構如圖1所示。
本系統中，ADC採用具有12位有效數據位、25MSPS轉換速率的AD9225，將I、Q兩路模擬信號以某一採樣率轉換為數字信號，高10位送至DSP。
本系統採用TigerSHARC DSP，該晶元最高運行速度300MHz，內核指令周期3.3ns，每周期能夠執行多達4條指令，24個16-bit定點運算和6個浮點運算，並包含6MB的片內SRAM，具有很高的存儲和運算性能，在信號處理領域應用價值很高。為了簡化系統硬體，減少DSP片間連線，系統的5個DSP以松耦合的鏈路方式進行連接。DSP1通過外部DMA方式讀入中頻解調后的I、Q路數據，DSP1對讀入的部分數據進行脈衝壓縮(匹配濾波)，並將處理后的數據及未處理數據通過鏈路口2發送給DSP2。DSP2對剩餘的數據進行脈衝壓縮。DSP2將所有處理完的數據送至DSP3。由於要進行幾十幀的積累，數據量很大，DSP3和DSP4分別承擔一半數據的積累、求模運算。DSP4把求模結果發到DSP5。DSP5將數據歸一化生成視頻數據，視頻數據以DMA方式通過外部口送出。在不同工作模式下還要發送并行數據到CPLD。
程序載入：本系統採用EPROM程序引導方式。利用TigerSHARC DSP的鏈路口進行數據傳送時，每次發送字長必須設置4字，發送字數必須為4的倍數，且數據起始地址必須每4字對齊。故發送方DSP必須每次從EPROM讀入4個32位字，通過載入鏈路發送。
DAC採用具有10位有效數據位、125MSPS轉換速率的高速器件AD9750，將視頻數據以某固定速率轉換為模擬信號。
圖2脈衝壓縮濾波器演算法框圖
圖3 TigerSHARC DSP的上電複位波形
CPLD完成數據鎖存、DSP的複位信號產生和將并行數據轉換為某波特率的串列數據輸出(串列輸出滿足RS-232標準)等功能。
時鐘：DSP內部均採用板內40MHz晶振產生的時鐘。A/D取樣時鐘應與系統時鐘鎖相，故將10MHz系統時鐘經ICS 601M鎖相為40MHz，經40ME腳輸入CPLD，分頻后產生A/D採樣時鐘信號，D/A採樣的工作時鐘也由它產生。單板調試時只能全部利用板內時鐘工作，故40ME要用跳線器選擇。
電源：TigerSHARC DSP有三個電源，數字3.3V，用於I/O供電；數字1.2V，用於DSP內核供電；模擬1.2V，用於內部鎖相環和倍頻電路供電。TigerSHARC DSP要求數字3.3V和1.2V應同時上電。若無法嚴格同步，應保證內核電源1.2V先上電，I/O電源3.3V後上電。本系統在數字3.3V輸入端並上大電容，數字1.2V輸入端並上小電容，使得3.3V充電時間大於1.2V充電時間，很好地解決了電源的供電先後問題。各片DSP的數字1.2 V電源各由一片MAX1951將+5V轉換成1.2V供給。所有DSP的模擬1.2V電源統一由一片REG1117A將模擬+5V轉換成1.2V供給。5片DSP的I/O 3.3V電源由一片REG1117將數字+5V轉換成3.3V統一供給。
系統運算量分析及
計算時間估計
根據信號雷達處理的任務，下面具體分析系統各組成部分運算量，估計所需計算時間。(信號處理每幀應小於1ms)
脈衝壓縮
採用FFT技術實現脈衝壓縮濾波，演算法如圖2所示。根據運算需要，要做512、1024和4096點複數FFT。複數FFT完成後，它必須和預先存儲好的匹配濾波器係數H(k)相乘，需要做512、1024和4096個複數乘法，相乘結果還需做512、1024和4096點複數IFFT以獲得脈壓結果。TS101做1024點複數FFT(IFFT)在本系統的實際應用中大約需要50ms(工作在200MHz)。可以充分利用TS101雙運算塊，單指令多數據(SIMD)的特點，同時進行兩個距離單元的複數乘法，完成1024個複數乘法僅需15ms。這樣完成512、1024和4096點的脈衝壓縮，分別需要60ms、120ms和460ms。由於DSP1要採用DMA方式對每幀數據分段讀數，沒有充足時間進行4096點脈衝壓縮，因此將其放在DSP2中完成。
旁瓣抑制
採用時域綜合法對二相碼進行旁瓣抑制，在脈衝壓縮的匹配濾波係數中綜合旁瓣抑制係數，從而達到抑制旁瓣的效果。該演算法是在脈衝壓縮的基礎上實現的，對DSP的運算量和時間不產生附加影響。
積累
積累採用滑窗積累法，計算量較少，TS101實現有較大時間富餘。實際要求至少35幀積累，每個周期I、Q兩路共2×3200點，需約2×3200×35=224K位元組的存儲空間。因此分別在DSP3、DSP4完成積累運算。
CPLD產生複位信號和
並-串轉換功能的實現
複位信號產生
TigerSHARC DSP的上電複位式較為特殊，在設計時應充分引起重視，本系統採用Altera公司的CPLD EPM7192產生上電複位波形和時序控制。上電複位波形要求如圖3所示。
這裡應當注意：
tstart_LO在供電穩定之後，必須大於1ms;
tpulse1_HI必須大於50個系統時鐘周期，小於100個系統時鐘周期；
tpulse2_LO必須大於100個系統時鐘周期。
DSP上電后的正常複位：低電平持續時間必須大於100個系統時鐘周期。
並-串轉換功能的實現
并行數據由DSP送至CPLD，通過CPLD將其轉換為串列數據按某固定波特率發送。經試驗用MAX+plusII支持的AHDL語言編寫的程序實現並-串轉換功能，具有靈活、簡單和可擴展性強等優點。具體程序就不再贅述。
結語
本文所介紹的多片TigerSHARC DSP在實時信號處理系統中的實現方案，已經成功應用於某雷達的信號處理機的改進工作中。結構上，由原來的三塊電路板合併為一塊；晶元數量由原來的(ADSP21062)十幾片降為五片(ADSP TS101S)。在完成原有功能的基礎上還實現了一些提高性能的功能。並且新系統的功耗較原來大大降低，散熱量也很明顯的降低。實踐表明，由TigerSHARC DSP構成的系統硬體結構簡單，軟體編寫容易，且成本較低，具有較高的工程應用價值。
