電荷泵電路圖

電荷泵鎖相環具有低功耗、高速、低抖動和低成本等特點，廣泛應用於無線電通信、頻率綜合器、時鐘恢複電路中。電荷泵電路在鎖相環路(PLL)中起著非常重要的作用，其主要功能是把鑒頻鑒相器(PFD)的數字信號UP和DOWN轉換為模擬信號，從而控制壓控振蕩器(VCO)的頻率。當PFD給出高精度的相位誤差時，電荷泵對整個環路的性能起決定性作用。當PLL鎖定在某個頻率時，電荷泵電路的輸出必須保持在一個常數。因此，在設計電荷泵電路時，產生一個穩定步長的電壓是很重要的。實際的電荷泵不可避免的存在電荷泄漏、充放電流失配、泵開關時間延時不同等不利因素，這些因素都不同程度地造成輸出頻率的相位偏差，進而降低輸出時鐘的抗雜訊性能。該系統設計採用差分電路結構，此結構具有以下優點：消除了跳躍現象；可以丁作在較高頻率，滿足整個PLL的設計要求；由於對稱性，不易產生偏差；減小電源、地及襯底雜訊的影響；NMOS與PMOS開關特性不匹配對整個性質將不再起決定性作用，原來要求NMOS與PMOS相匹配的地方，現在只需NMOS或PMOS自身相匹配即可。該電荷泵電路如圖所示，它由大擺幅電流鏡及由上拉泵和下拉泵電路所構成的對稱電荷泵所組成，屬於全差分型電荷泵電路。上拉泵和下拉泵均由差分輸入對V M1和VM2，電流鏡VM3，偏置電流源Ib和ISMALL，以及弱上拉電流鏡VM4和VM5所組成。該電路是一種新的全差分電荷泵結構，與傳統電荷泵電路相比，該電路具有輸出範圍寬和無跳躍現象等優點，同時還可以有效地解決電荷泄漏和充放電失配等問題。