名稱:14位125Msps模數轉換器ADS5500及其應用
摘要：本文介紹了 ADS5500的性能特點和設計考慮，並對其在視頻信號處理方面的應用作了簡要說明。
概述
近年來，隨著數字信號處理技術的迅速發展和新理論、新演算法的不斷湧現，加之數字信號處理器件性能的全面提高，使實際系統對模數轉換器的要求越來越高。因此，在實際的應用中，一般都要求模數轉換器必須同時具備很高的採樣率和精度、很大的動態範圍、極寬的頻率響應範圍和靈活的數字介面。
ADS5500是 TI公司開發的一款 14位解析度、 125MSPS採樣速率的高性能模數轉換器，晶元為 64引腳 TQFP PowerPAD封裝。為實現更高的系統集成度，其內部還包括有寬頻寬的線性採樣 /保持和內部基準電壓源的完整轉換解決方案。 100MHz時 ADS5500的信噪比 (SNR)為 70dB，無失真動態範圍 (SFDR)為 82dB，差分輸入電壓為 2.2Vpp，工作電壓為 3.3V(單極性 )，且功耗僅為 750mW。內部基準電壓源簡化了系統設計，并行 CMOS兼容數據輸出介面確保了與普通邏輯電路的無縫連接，方便了與數字信號處理器的連接。其內部結構框圖示於圖 1。
圖 1 ADS5500的內部結構框圖
圖 2 ADS5500工作信號時序
圖 3模擬輸入部分
設計考慮
ADS5500是一款低功耗、採樣率為 125MSPS的 14位流水線模數轉換器，僅需一個 3.3V的單極性電源就可正常工作。數據轉換過程啟動於時鍾信號波形的上升沿，一旦模擬信號被轉換器的採樣 /保持部分捕獲后，輸入信號的採樣過程被依序分割為一系列的流水線操作，使時鐘信號的上升沿和下降沿都能進行數據的轉換工作。從輸入模擬信號到輸出 14位的數據需要 16個時鐘周期的延遲。圖 2給出了 ADS5500輸入、輸出信號和時鐘波形的對應時序。
輸入配置
ADS5500的模擬輸入部分主要由一個差分跟蹤 /保持放大器和開關電容組成 (圖 3)。
差分輸入技術確保了高採樣率條件下的高性能，同時也帶來了非常高的可用輸入帶寬，這一點對於某些中頻採樣或欠採樣應用尤為重要。
對於低頻輸入信號的輸入配置可以採用差分輸入 /輸出放大器 (如 OPA695)，用來簡化前端驅動電路。這種配置的優點在於其具有較大的靈活性，放大器可用來完成模擬輸入信號的極性轉換 (單極性~差分 )、信號放大及 ADC的前端預濾波等工作。
基準源電路
ADS5500的內基準電壓源簡化了電路板的電路布局，對此，板上可不用其它附加電路。但從優化性能的角度考慮，可在 REFP和 REFM引腳上各連接 1個 1mF的電容器並接地。此外，為更好設置晶元的工作電流，還應在 IREF引腳上連接 1個 47Ω的電阻，並與 AGND引腳相連 (圖 4)。
圖 4 REFP、 REFM和 IREF引腳優化系統性能
圖 5時鐘輸入信號引腳連接電路
圖6 ADS5500構建實時圖像處理系統
時鐘輸入信號
晶元的時鐘輸入信號可以是單極性或差分信號，普通模式下，時鐘輸入信號的電壓幅值設置為 1.5V， CLKP引腳、 CLKM引腳各通過 5kΩ電阻與 CM引腳相連 (圖 5)。
從實用角度考慮，選用低抖動時鐘源並對其進行相應的帶通濾波可大大提高高頻採樣系統性能。晶元內部的 ADC內核在時鐘信號波形的上升沿和下降沿都能進行數據轉換，進一步提高了晶元的工作效率。當無時鐘源或時鐘頻率低於 10MSPS時，晶元將自動切換至休眠模式。
輸出選項
晶元產生 14位的數據輸出信號 (D13-D0)， 1個數據就緒信號 (CLKOUT引腳 )和 1個數據溢出指示位 (OVR引腳，當輸出數據幅值超過最大值時，該位被置為 1)。
通過改變 DFS引腳電平可設置輸出信號的數據格式和時鐘輸出信號的極性。輸出信號的數據格式有直接二進位碼和二進位補碼兩種形式，而時鐘極性則表現為輸出數據在時鐘波形上升沿或下降沿有效。 DFS引腳電平有四種選擇範圍，因而就有四種對應關係。表 1給出了這四種模式的對應關係。
應用舉例
圖 6是一個實時圖像處理系統， CCD感測器把原始圖像 (模擬信號 )送至 ADS5500高頻採樣，得到高精度的數字圖像信號，再通過高速同步 FIFO送入到圖像處理單元，由數字信號處理器完成圖像的處理和壓縮，並將處理后的數據顯示在液晶顯示器或 CRT顯示器上。
結語
ADS5500介面簡單，使用方便、靈活， 14位採樣精度，同時又有很高的轉換速度。在大多數需要高速數據採集和高精度測量的應用場合中，該晶元具有很強的實用性。
