分頻減法計數電路 如圖為可逆エ可預置計數器CD4029構成的任意N分頻減法計數電路圖，U/D接L電平進行減法計數，B/D接L電平按BCD輸出碼進行計數，低位的Co進位到高位的CT輸入進行進位計數，按BCD計數連接可實現0-299分頻。 該電路每當各級CD4029均計數到全零狀態時，各級的Co=L電平，通過3輸入NOR門解碼就在PE端出現正脈衝，將各級預置設定數字并行置入內部，再開始新的計數循環，PE端出現的瞬變脈衝就是分頻后的輸出信號，其周期是計數時鐘CLK（即fin）周期的N倍。
[admin via 研發互助社區 ] 分頻減法計數電路已經有2314次圍觀
本文地址：http://cocdig.com/docs/show-post-24581.html
