| 在電子線路設計中，經常採用去耦技術阻止能量從一個電路傳輸到另一個電路。在電路中，當CMOS邏輯器件的眾多信號引腳同時發生“0”和“1”翻轉時，無論是否接有容性負載，都會產生很大的ΔI雜訊電流，使得器件外部的電源電壓發生突變，上文已經有詳細地分析。常用的解決方案是採用去耦技術來保證直流工作電壓的穩定性，以確保各邏輯器件正常工作。一般是選擇安裝去耦電容來提供一個電流源，以補償邏輯器件工作時所產生的ΔI雜訊電流，從而造成電源電壓的波動。從另外一個角度來說，由於電路中電源線和地線結構表現為一個感性阻貳，因而使ΔI雜訊電流表現為一個ΔI雜訊電壓來破壞邏輯器件的工作。去耦電容可以分為兩種：本地去耦電容和整體去耦電容。本地去耦電容可以就近為器件產生的AJ雜訊電流提供一個電流補償源；整體去耦電容則為整個系統提供一個電流源，以補償系統工作時所產生的瞬間ΔI雜訊電流。 |
[admin via 研發互助社區 ] 去耦電容對ΔI雜訊電流的抑制作用已經有1848次圍觀
http://cocdig.com/docs/show-post-21093.html
