電路的抗干擾：電源在向系統提供能源的同時也將其雜訊加到所供電的電源上。電路中微控制器的複位線，中斷線，以及其它一些控制線最易受其外界雜訊的干擾。
電路如何做到干擾：
一、減小來自電源的雜訊
電網上的強幹擾通過電源進入電路。其一電池本身會產生有高頻雜訊，電源在向系統提供能源的同時也將其雜訊加到所供電的電源上。二，電路中微控制器的複位線，中斷線，以及其它一些控制線最容易受外界雜訊的干擾。模擬電路中的模擬信號更經受不住來自電源的干擾。因此設計電源時要採取一定的抗干擾措施：輸入電源與強電設備動力線分開;採用隔離變壓器;採用低通濾波器;採用獨立功能塊單獨供電等。
二、
減小信號傳輸中的畸變微控制器主要採用高速CMOS技術製造。信號輸入端靜態輸入電流在1mA左右，輸入電容10pF左右，輸入阻抗相當高。高速CMOS電路的輸出端都具備帶載能力，即相當大的輸出值，將一個門的輸出端通過一段很長線引到輸入阻抗相當高的輸入端，反射問題就很嚴重。它會引起信號畸變，增大系統雜訊。當Tpd>Tr時，就是傳輸線問題，從信號反射、阻抗匹配等問題考慮。
信號在印製板上的延遲時間與引線的特性阻抗有關，即與印製線路板材料的介電常數關係密切。可粗略地下定義：信號在印製板引線的傳輸速度，約為光速的1/3到1/2之間。微控制器構成的系統中常用邏輯電子元件的Tr(標準延遲時間)為3到18ns之間。
在印製線路板上，信號通過一個7W的電阻和一段25cm長的引線，線上延遲時間大致在4～20ns之間。也就是說，信號在印刷線路上的引線越短越好，最長不宜超過25cm。而且過孔數目也應盡量少，最好不多於2個。
當信號的上升時間快於信號延遲時間時，按照快電子學處理。從傳輸線的阻抗匹配上考慮，對於一塊印刷線路板上的集成塊之間的信號傳輸，要避免出現Td>Trd的情況，系統越大的
印刷線路板速度就越不能太快。
