歡迎您光臨本站 登入註冊首頁

電容去耦原理筆記

pozyczka @ 2020-06-22 , reply:0

概述

電容去耦的不同理解1:為什麼需要加電容去耦提高瞬態電流的響應速度,降低電源分配系統的阻抗(還不是很理解)2:解釋電容退耦2.1:儲能的角度這個很好理解,當負載需要瞬態電流,穩壓電源無法很快響應,這樣可……

電容去耦的不同理解
1:為什麼需要加電容去耦
提高瞬態電流的響應速度,降低電源分配系統的阻抗(還不是很理解)
2:解釋電容退耦
2.1:儲能的角度
這個很好理解,當負載需要瞬態電流,穩壓電源無法很快響應,這樣可能會導致電壓降低,加上電容之後,只要電容兩端電壓發生變化,電容會對負載放電,提供負載電流,由公式I=C*dV/dt,只要電容足夠大,只需很小電壓波動,電容就能提供足夠大的電流,此時電容充當局部電源的角色
結論:從這個角度來理解,簡單易懂,但是對電路設計幫助不大,實際上,在決定電源分配系統的去耦電容大小的時候,需要用到阻抗的概念。
2.2:阻抗的角度
上圖是一個等效的電源系統,AB間代表負載,我們的最終設計目標是:無論AB兩點間負載瞬態電流如何變化,都要保持AB兩點間電壓變化範圍很小,這就要求電源系統的阻抗Z要足夠低,我們通過去耦電容來達到這一要求,因此從等效的角度出發,可以說去耦電容降低了電源系統的阻抗,另一方面,電容對交流信號呈現低阻抗特性,實際上也確實降低了電源系統的交流阻抗。
電容本身的分析
上圖是電容的等效示意圖,不多做解釋,其複合阻抗Z=ESR+j2πfESL+1/j2πfc=ESR+j(2πfESL-1/2πfc)
當f很低時,電容呈現電容性
當f很高時,電容呈現電感性,高頻時電容不再是電容,而是一個電感,因此,高於這個頻率,退耦作用下降
當發生諧振時,電容總阻抗最小,表現為純電阻性,此時頻率點就是電容的自諧振頻率
品質因素的概念
電路在諧振時容抗等於感抗,所以電容和電感上的電壓有效值必然相等。
電容上的有效值:Uc=I*1/wC=U/wCR=QU,其中Q=1/wCR,這裡的I是電路的總電流
電感上的有效值:Ul=I*wL=wl*U/R=QU,其中Q=wL/R
所以:電感上的電壓與外加信號電壓U之比就是Q,Q值越高,電感上的電壓越高
Q值影響電路的頻率選擇性,當電路處於諧振時,有最大的電流,偏離諧振頻率總電流減小,Q值越高,在一定的頻偏下電流下降的越快,其諧振曲線越尖銳,Q指越高,選擇性越好。
在電路板上會放置一些大的電容,通常是鉭電容和電解電容,這類電容有很低的ESL,Q值很低,所以具有很寬的有效頻率範圍
再有一個概念,電容理想自諧振頻率和實際安裝諧振頻率不一樣(過孔和走線的影響),所以會產生偏差,根據一般的粗略計算,安裝的諧振頻率會發生很大的偏移,使得小電容的高頻去耦特性被削弱,所以實際設計中,要最大程度的減少安裝後的寄生電感,也是一個非常重要的問題
從電源系統的角度進行去耦設計,該方法本著這樣一個原則,在感興趣的頻率範圍內,使整個電源分配系統阻抗最低。
電源去耦涉及很多問題,總的電容量多大?如何確定?選擇哪些電容值?放多少電容?選擇什麼材質?等等
先要說一個概念:目標阻抗定義為:Xmax=Vdd*Ripple/ΔImax
其中VDD為要進行去耦的電源電壓等級,常見的有5V,3.3V,1.8V等
Ripple為允許的電壓波動,在電源噪聲餘量一節中我們已經闡述過了,典型值為2.5%
ΔImax為負載芯片的最大瞬態電流變化量
該定義可解釋為:能滿足負載最大瞬態電流供應,且電壓變化不超過最大容許波動範圍的情況下,電源系統自身阻抗的最大值
,超過這一阻抗值,電源波動將超過允許範圍。
目標阻抗有兩點需要說明:
1:是電源系統的瞬態阻抗,是對快速變化的電流表現出來的一種阻抗特性
2:目標阻抗和一定寬度的頻段有關,在感興趣的整個頻率範圍內,電源阻抗都不能超過這個值。
需要多大電容量:
兩種方法來計算電容量,
一種是利用電源驅動的負載計算電容,這種方法不考慮ESL和ESR,所以很不精確,不過很好理解;
設負載(容性)為30pf,要在2ns內從0V驅動到3.3V,則需要的瞬態電流:I=Cdv/dt=30pf*3.3V/2ns=49.5mA
如果需要36個這樣的負載,則需要的總瞬態電流為:36*49.5mA=1.782A
假設允許的電壓波動為:3.3*2.5&=82.5mV,則所需電容量:
C=I*dt/dv=1.782A*2ns/0.0825V=43.2nf
第二種就是利用目標阻抗來計算總電容,這是業界通用的方法。
設要去耦的電源為1.2V,允許電壓波動為2.5%,最大瞬態電流600mA
1:計算目標阻抗:Xmax=VDD*Ripple/ΔImax=1.2*0.025/0.6=50mΩ
2:確定穩壓電源頻率響應範圍:這個和使用的DCDC有關,設定DCDC在100KHz一下對瞬態電流有很好的反應,高於100KHz,表現為很高的阻抗,如果沒有外加電容,電源波動就會超過允許的2.5%,為了在高於100KHz時仍滿足電壓波動需求,加多大電容?
3:計算電容量: 當頻率在電容的自諧振點以下時,電容的阻抗近似表示為:Zc=1/2πfC
頻率越高,阻抗越小,頻率越低,阻抗越大。
所以100Khz的最小頻率,對應的電容阻抗最大,此時如果電容阻抗小於50mΩ,則滿足最低的頻率要求
C=1/2πfXmax=1/2*3.14*100k*50mΩ=31.831uF,此時電容算出,大於31.831uF都能滿足
4:計算電容的最高有效頻率
當頻率在電容自諧振點以上時,電容的阻抗表示為電感性:Zc=2πf*ESL
當頻率越高,阻抗越大,但阻抗不能超過目標阻抗
假設ESL=5nH,則最高有效頻率為:fmax=Xmax/2πESL=1.6MHz,
所以這樣一個大的電容能夠在100Khz到1.6MH之間控制在目標阻抗之下,當頻率高於1.6Mhz,還需要額外的電容來控制電源系統阻抗
5:計算頻率高於1.6Mhz時的電容
如果希望電源在500Mhz以下時都能滿足電壓波動要求,就必須控制電容的寄生電感
必須滿足:2πf*Lmax≤Xmax,L≤Xmax/2π*500MHz=0.016nH
假定一個電容的總的寄生電感為1nH,為了滿足≤0.016nH,需要並聯:1/0.016nH=62.5個
為了在1.6MHz小於目標阻抗:C=1/2π*1.6MHz*Xmax=1.9894uF
所以:每個電容量為:1.9894/63=0.0316uF
綜上所述:選擇1個31.831uF的大電容和63個0.0316uF的小電容


[pozyczka via 研發互助社區 ] 電容去耦原理筆記已經有129次圍觀

http://cocdig.com/docs/show-post-45778.html