用CPLD實現單片機與ISA匯流排并行通信

摘要：用ALTERA公司MAX7000系列CPLD晶元實現單片機與PC104 ISA匯流排介面之間的并行通信，給出系統設計方法及程序源代碼。包括通信軟體和AHDL設計部分。

關鍵詞：CPLD ISA匯流排 并行通信

CPLD（Complex Programmable Logic Device）是一種複雜的用戶可編程邏輯器件，由於採用連續連接結構。這種結構易於預測延時，從而電路模擬更加準確。CPLD是標準的大規模集成電路產品，可用於各種數字邏輯系統的設計。近年來，由於採用先進的集成工藝和大批量生產，CPLD器件成本不斷下降，集成密度、速度和性能大幅度提高，一個晶元就可以實現一個複雜的數字電路系統；再加上使用方便的開發工具，使用CPLD器件可以極大地縮短產品開發周期，給設計、修改帶來很大方便[1]。本文以 ALTERA公司的MAX7000系列為例，實現MCS51單片機與PC104 ISA匯流排的并行通信。採用這種通信方式，數據傳輸準確、高速，在12 MHz晶振的MCS51單片機控制的數據採集系統中，可以滿足與PC104 ISA匯流排介面實時通信的要求，通信速率達200 Kbps。

1 系統總體設計方案

本系統用CLPD實現單片機與PC104 ISA匯流排介面的并行通信。由於PC104主要完成其它方面的數據採集工作，只是在空閑時才能接收單片機送來的數據，所以要求雙方通信的實時性很強，但數據量不是很大。因此，在系統設計中單片機中斷方式接收數據，PC104採用查詢方式接收數據。系統設計方案如圖1所示。

在圖1單片機部分，D[0..7]是數據匯流排，A[0..15]是地址匯流排，RD和WR分別是讀寫信號線，INT0是單片機的外部中斷。當單片機的外部中斷信號有效時，單片機接收數據。

在CPLD部分，由一片MAX7000系列中的EPM7128LSC84來實現，用來完成MCS51與PC104ISA匯流排介面之間的數據傳輸、狀態查詢及延時等待。

在PC104 ISA部分，只用到ISA的8位數據匯流排D[0..7]，A[0..9]是PC104的地址匯流排；IOW和IOR是對指定設備的讀寫信號；AEN是允許 DMA控制地址匯流排、數據匯流排及讀寫命令線進行DMA傳輸，及對存儲器和I/O設備的讀寫；IOCHRDY是I/O就緒信號，I/O通道就緒為高，此時處理機產生的存儲器讀寫周期為4個時鐘周期，產生的I/O讀寫周期和DMA位元組傳輸均需5個時鐘周期，MCS51通過置此信號為低電平來使CPU插入等待周期，從而延長I/O周期；SYSCLK是系統時鐘信號，是為了與外部設備保持同步；RESETDR是上電複位或系統初始化邏輯，是系統總清信號。

2 基於MAX+plus II的硬體實現

本系統是用ALTERA公司的CPLD開發工具MAX+plusII。它支持多種輸入方式，給設計開發提供了極大的方便。系統的主體部分仍是用原理圖輸入方式。由於庫中提供了現在的晶元，所以使用很方便。原理圖輸入部分如圖2和圖3所示。圖2主要完成單片機與ISA介面通信中的數據傳輸和握手判斷。

 

D[0..7] 單片機的8位雙向數據匯流排；

PCD[0..7] ISA介面的8位雙向數據匯流排；

PCRD ISA介面的讀有效信號；

PCWR ISA介面的寫有效信號；

判斷單片機已寫數據或讀走數據；

PCSTATE 單片機用此查詢ISA介面已取走數據；

MSCRD 單片機的讀有效信號；

MCSWR 單片機的寫有效信號；

INT0 單片機的外部中斷信號；

當MCUWR信號有效后，單片機把數據鎖存於74LS374（1）中，此時，PCSTATE變為高電平。PC104用STATE信號選通 74LS244來判斷數據位PCD0是否為高電平，如果為高，說明單片機送來了數據，那麼使PCRD有效，從數據存器74LS374（1）中取走數據。此時，PCSTATE變為低電平，單片機通過判斷此信號為低電平來判定PC104已取走了數據，可以發下一個數據。

當PCWR信號有效后，PC104把數據鎖存於74LS374（2）中，此時，INT0變為低電閏，單片機產生外部中斷，使MCSRD信號有效，從數據鎖存器74LS374（2）中取走裝飾，INT0變為高電平。PC104用STATE信號選通74LS244判斷數據位PCD1是否為高電平，如果為高電平，說明單片機取走了數據，可以發送下一個數據。 PC104與單片機進行通信，最關鍵的就是速度匹配問題。由於PC104的速度快，而單片機的速度較慢，所以，要在PC104的IOCHRDY處插入等待周期，如圖3所示。

IOCHRDY 用來使ISA介面等待5個時鐘周期；

DLY_D 延時輸入信號；

DLY_CK 延時等待時鐘信號；

DLY_CLR 等待清除信號，為開始下一次送數周期作準備；

DELAY 延時5個時鐘周期后的輸出信號，作為DLY_CLR信號的輸入；

SYSCLK ISA介面的系統時鐘信號。

在MCS51與PC104進行通信的過程中，DLY_D信號一直有效（高電平）。在信號SYSCLK的作用下，每5個時鐘周期DELAY信號有效一次，即為高電平。此時DLY_CLR信號有效（低電平），IOCHRDY信號變為高電平，PC104可以讀寫數據。

地址解碼部分採用文本輸入方式，用ALTERA公司的硬體設計開發語言AHDL（Altera Hardware Description Language）。AHDL是一種模塊化的高級語言，完全集成於MAX+plusII系統中，特別適合於描述複雜的組合邏輯、狀態機和真值表，地址解碼部分用文本輸入方式，這充分體現了文本輸入方式的優點。文本輸入內容如下：

SUBDESIGN Address

(

PCA[9..0] : INPUT;

AEN,IOR,IOW : INPUT;

RESETDR,DELAY : INPUT;

A[15..14] ：INPUT;

RD,WR : INPUT;

DLY_D : OUTPUT;

DLY_CK : OUTPUT;

DLY_CLR : OUTPUT;

STATE : OUTPUT;

PCRD : OUTPUT;

PCWR : OUTPUT;

MCURD : OUTPUT;

MCUWR : OUTPUT;

)

BEGIN

!DLY_CLR=RESETDR#DELAY;

DLY_D=!AEN & (PCA[9..1]= =H"110");

DLY_CK=!AEN & (PCA[9..1]= =H"110")&(!IOR # ! IOW);

!PCWR=!AEN&(PCA[9..0]= =H"220")& !IOW;

!PCRD=!AEN&(PCA[9..0]= =H"220")& !IOR;

!STATE=!AEN&(PCA[9..0]= =H"221")&!IOR;

!MCSRD=([15..14]= =H"1")& !RD;

!MCSWR=(A[15..14]= =H"2"& !WR;

END;

說明：PCA[9..0]是PC104的地址信號，A[15..14]是單片機的地址信號，PC104用到埠地址220H和221H。

3 通信軟體設計

PC104是基於ISA匯流排的，在系統軟體設計中要防止地址衝突。PC104中使用A0～A9地址位來表示I/O埠地址，即可有1024個口地址：前512個供系統板使用，后512個供擴充槽使用。當A9=0時表示為系統板上的口地址；A9=1時，表示擴充插槽介面卡上的口地址[2]。因此，採用保留的口地址220H和221H，保證不會發生地址衝突。

本程序中PC104採用查詢方式接收數據，單片機用中斷方式接收數據。

#define pcreadwrite 0x220 /*PC104讀寫數據口地址*/

#define pcrdstate 0x221 /*PC104查詢狀態口地址*/

PC104寫數據函數：

Void pcwrite(int port,unsigned char ch)

{ outportb(pcreadwrite,ch);

while ((inportb(pcrdstate)&0x02)!=0x02); /*等待單片機讀走數據*/

{ }

}

單片機讀子程序：

MCUWR：MOV DPTR，#4000H

MOVX A，@DPTR

RETI

PC104讀數據函數：

Unsigned char pcread(int port)

{ while((inportb(pcrdstate)&0x01)!=0x01);/*等待單片機寫數據*/

{}

return inportb(pcreadwrite);

}

單片機寫子程序：

MCUWR：MOV DPTR，#8000H

MOVX @DPTR，A

；等待PC104讀走數據

RET

4 結論

用CPLD實現單片機與ISA匯流排介面的并行通信，電路結構簡單、體積小，1片CPLD晶元足夠，並且控制方便，實時性強，通信效率高。本設計方法已成功地應用於作者開發的各種數據採集系統中，用作單片機與PC104之間的并行數據通信，效果非常理想。