歡迎您光臨本站 登入註冊首頁

時基555內部電路圖

admin @ 2014-03-14 , reply:0

概述

在數字系統中,為了使各部分在時間上協調動作,需要有一個統一的時間基準。用來產生時間基準信號的電路稱為時基電路。時基集成電路555就是其中的一種。它是一種由模擬電路與數字電路組合而成的多功能的中規模集成……

在數字系統中,為了使各部分在時間上協調動作,需要有一個統一的時間基準。用來產生時間基準信號的電路稱為時基電路。時基集成電路555就是其中的一種。它是一種由模擬電路與數字電路組合而成的多功能的中規模集成組件,只要配少量的外部器件,便可很方便的組成觸發器、振蕩器等多種功能電路。因此其獲得迅速發展和廣泛應用。
  時基集成電路555工作原理如下:圖a所示為555時基電路內部電路圖。管腳排列如圖b所示。
1、地
2、觸發
3、輸出
4、複位
5、控制電壓
6、門限(閾值)
7、放電
8、電源電壓
整個電路包括分壓器,比較器,基本RS觸發器和放電開關四個部分。


  (1)分壓器 由三個5kW的電阻帛聯組成分壓器,其上端接電源VCC(8端),下端接地(1端),為兩個比較器A1、A2提供基準電平。使比較器A1的“+”端接基準電平2VCC/3(5端),比較器A2的“-”端接VCC/3。如果在控制端(5端)外加控制電壓。可以改變兩個比較器的基準電平。不用外加控制電壓時,可用0.01mF的電容使5端交流接地,以旁路高頻干擾。
  (2)比較器A1、A7是兩個比較器。其“+”端是同相輸人端,“-”端是反相輸入端。由於比較器的靈敏度很高,當同相輸入端電平略大於反相端時,其輸出端為高電平;反之,當同相輸入端電平略小於反相輸人端電平時,其輸出端為低電平。因此,當高電平觸發端(6端)的觸發電平大於2VCC/3時,比較器A1的輸出為低電平;反之輸出為高電平。當低電平觸發端(2端)的觸發電平略小於VCC/3時,比較器A2的輸出為低電平;反之,輸出為高電平。
  (3)基本RS觸發器 比較器A1和A2的輸出端就是基本RS觸發器的輸入端RD和SD。因此,基本RS觸發器的狀態(3端的狀態)受6端和2端的輸入電平控制。圖中的4端是低電平複位端。在4端施加低電平時,可以強制複位,使Q=0。平時,將4端接電源VCC的正極。

[admin via 研發互助社區 ] 時基555內部電路圖已經有3764次圍觀

http://cocdig.com/docs/show-post-886.html