很多電路都要求把頻率準確地倍增，使用PLL電路可很容易組成滿足這種要求的電路。例如主振頻率為1KHZ，若使用倍增器內插10個脈衝，可變成10KHZ的脈衝信號。在VCO中，即使主振頻率發生變化，也能獲得跟蹤主振蕩頻率的倍增頻率N.F0，這是本電路的一大特點。 電路工作原理 具有PLL主要功能的C-MOSIC4046是一種最高工作頻率為1MHZ的集成電路，將其與可編程除法器連接，便可構成把輸入頻率遞增N倍的電路。相位比較器PC2是檢查FIN與N分步器輸出的頻率、相位是否相等的電路，它輸出0~VP-P的信號，經環跑濾波器濾波后對VCO的振蕩頻率進行控制，VCO的可變範圍FMAX~FMJA就是從輸入頻率FIN到N.FIN。考慮到電路的誤差和長期穩定性實際上增加了若干安全余量。 在實際應該中不一定局限限於本電路。下面介紹一下設計順序： 如果N=1~10，VCO的振蕩頻率為1KHZ~10KHZ，若C3=0.01UF，則： 按此計算，VCO的控制電壓範圍沒有餘量，不能進行正常工作。為此，決定FMIN值的RS應具有20%的安全余量，基計算值為8.8K現取9.1K，因為VCO的控制電壓很小，所以FMTN應有50~100%的安全余量，並把最小控制電壓設計得稍高一點，R4取180~220K，環路濾波器決定PLL電路的頻響，用由R1和C2確定的時間常數分段，N=10時。 因為C2為1UF，所以R2=5.8*10的次方/10的次方=5.8K。 PC2的輸入電阻為1M，即使FC=100HZ，輸入電容器C1的容量也可取1600PF以上，這裡取0.01UF，上述計算結果是大概的。 調整 PLL電路工作正常與否，可採用下述辦法進行檢查：N在1~10範圍內改變，如果VCO的控制電壓成階梯狀上升，則表明工作正常，如果工作不正常，可把VCO單獨斷開，從引線9輸入0~5V電壓，檢驗VCO在FMIN以下，FM0X以上的頻率是否發生振蕩。 應用要點 可編程分頻器的分頻比如取10以上，便可獲得更大的倍增率，但須串聯2~3個計數器IC。
[admin via 研發互助社區 ] CD4046組成的鎖相環倍頻電路圖已經有4756次圍觀
本文地址：http://cocdig.com/docs/show-post-3757.html
