MAX705,max706,max707,max708,max813 引腳圖

admin @ 2014-03-19 , reply:0

MAX705,max706,max707,max708,max813 引腳圖
MAX705,max706,max707,max708,max813 引腳圖































































































































管腳



名 稱



功  能



MAX705/MAX706



MAX707/MAX708



MAX813L



DIP/SO



μMAX



DIP/SO



μMAX



DIP/SO



μMAX



1



3



1



3



1



3



MR



當下拉至0.8V時,人工複位端給觸發器輸入一複位脈衝。這個低電平有效輸入具有一內部250μA的 拉流。它就象用一開關短路到地一樣從TTL或CMOS邏輯線路中驅動



2



4



2



4



2



4



VCC



+5V供電輸入



3



5



3



5



3



5



GND



對所有信號來講0V參考地



4



6



4



6



4



6



PFI



電源故障電壓監視器輸入。當PFI端低於1.25V,

PFO端下降,當不用時,連接PFI到地或VCC



5



7



5



7



5



7



PFO



當PFI端低於1.25V時,電源故障輸出降低並吸收

電流;否則PFO端保持高電位



6



8



-



-



6



8



WDI



監視器輸入。如果WDI端維持高電平或低電平1.6秒,內部監視器定時器到期,並且WDO端下降。(圖1)懸空WDI或連接WDI至高阻抗三態緩衝器使監視器性能不起作用。無論何時,要求複位,內部監視器定時器清零,WDI處於三態,或WDI經上升或下降沿



-



-



6



-



-



-



NC



無連接



7



1



7



1



-



-



RESET



當觸發后,低電平有效複位輸出脈衝低於200ms,無論何時VCC低於複位門限以上或MR端從低升至高后,它維持200ms低電平。除非WDO連接MR端,監視器中斷將不會觸發RESET端



8



2



-



-



8



2



WDO



當內部監視器定時器完成了1.6秒計數並且直到監視器清零后不再升高時,監視器輸入拉低,在下線條件下WDO也降低,無論Vcc何時低於複位門限,WDO保持低;然而不象RESET端,WDO端沒有最小脈衝寬度,Vcc一旦升至於複位門限,WDO端就毫無延遲或升高。



-



-



8



2



7



1



RESET



高電平有效複位輸出與RESET端相反。RESET端高,RESET就低,反之亦然。MAX813L只有一複位輸出端。






[admin via 研發互助社區 ] MAX705,max706,max707,max708,max813 引腳圖已經有1501次圍觀

http://cocdig.com/docs/show-post-36920.html