歡迎您光臨本站 登入註冊首頁

影響FPGA設計中時鐘因素的探討

admin @ ,    view:2630    reply:0

   時鐘是整個電路最重要、最特殊的信號,系統內大部分器件的動作都是在時鐘的跳變沿上進行,這就要求時鐘信號時延差要非常小,否則就可能造成時序邏輯狀態出錯;因而明確FPGA……...

VHDL上機手冊(基於Xilinx ISE & ModelSim)

admin @ ,    view:4188    reply:0

1 ISE軟體的運行及ModelSim的配置2 創建一個新工程3 創建一個VHDL源文件框架4 利用計數器模板嚮導生成設計*5 模擬6 創建……...

基於SOPC的步進電機多軸控制器

admin @ ,    view:2087    reply:0

   步進電機是一種完全數字化的電動執行機構,從原理上說,其角位移與驅動脈衝的個數成正比,在正常情況下,步進電機具有使用簡單、運動精確、連續運行無累積誤差等特點,因而被廣……...

片上系統(SOC)設計流程及其集成開發環境

admin @ ,    view:4959    reply:0

   片上系統(SOC——System-On-a-Chip)是指在單晶元上集成微電子應用產品所需的全部功能系統,其是以超深亞微米(VDSM-Ver……...

FPGA 的交流信號採集與處理系統

admin @ ,    view:2452    reply:0

1概述   隨著電力系統進一步朝著“大電網、大容量、大機組”的方向發展,發、輸、配電過程要求高度自動化已成為不可逆轉的趨勢。因此,對其對應的&ld……...

基於FPGA的電阻抗成像系統激勵信號源

admin @ ,    view:2859    reply:0

   電阻抗成像(ElectricalImpedanceTomography,EIT)技術是一種廉價的無損傷探測技術,不使用放射源,對人體無害,可作為對患者進行長期、連續……...

基於Nios的通用編解碼器的設計

admin @ ,    view:2727    reply:0

   Altera公司的Nios是基於RISC技術的通用嵌入式處理器晶元軟核,它特別為可編程邏輯進行了優化設計,也為可編程單晶元系統(SOPC)設計了一套綜合解決方案。N……...

也談晶元生產中的「過程能力指數」分析

admin @ ,    view:3209    reply:0

   在晶元的生產過程中,會經歷許多次的摻雜、增層、光刻和熱處理等工藝製程,每一步都必須達到極其苛刻的物理特性要求。但是,即使是最成熟的工藝製程也存在不同位置之間、不同晶……...

Xilinx FPGA開發環境的配置

admin @ ,    view:2634    reply:0

一、配置ModelsimISE的Xilinx的模擬庫1、編譯模擬庫: A、先將Modelsim安裝目錄C=Modeltech_6.2b下面的modelsim.ini改成存檔格式(取消只讀模式……...

在Nios II 7.2中打開MMU功能的方法

admin @ ,    view:2192    reply:0

按住你鍵盤上的“ctrl”鍵后選擇你的CPU,然後在SOPCBuilder點擊“edit”。這時出現了一個新的窗口。選中“setting_S……...